论文研究-2k-8k FFT处理器ROM面积的优化 .pdf

2k-8k FFT处理器ROM面积的优化，雷艳敏，，结合实时高速FFT的实际需求，硬件设计采用多级串联的同步流水线结构、基于SRAM、SDF(single-path delay feedback)、DIF等结构和方法。2k/8k分解��