微波频率合成系统是指采用一定技术手段，对一个高稳定的参考频率进行处理，生成一系列稳定且高质量的频率输出的系统。这种系统在现代电子信息系统中扮演着至关重要的角色，尤其在要求低相位噪声、高纯频谱、高速捷变和高输出频段的应用场合。随着技术的进步，频率合成器正向着低相噪、低杂散、高分辨率以及高速捷变的方向发展。
锁相环（Phase-Locked Loop，简称PLL）技术是现代频率合成的主流技术之一。它通过改变环路中分频比N来生成所需的输出频率。PLL技术的优势在于其频率稳定度高和杂散抑制性能好，但当需要高频率分辨率和快速捷变时间时，往往难以同时满足。因此，有时需要结合其他频率合成技术，设计出更理想的频率合成系统。
本论文提出了一种新颖的微波频率合成系统设计，通过结合锁相环技术与直接频率合成技术，并利用CPLD（复杂可编程逻辑器件）和单片机，实现了一个低相噪、捷变频的微波频率合成器。该系统设计在不牺牲跳频时间的情况下，通过减小锁相环环路滤波器的带宽，提高了频谱纯度。
在系统设计过程中，鉴相芯片选用ADF4153，它具备高速、低噪声的特性，与UMC的UMZ—317 VCO相结合，VCO频率覆盖范围为1.60GHz到2.75GHz，可以满足1.9GHz到2.2GHz的点频输出需求。由于VCO的调谐电压范围超过了ADF4153所能提供的，因此在PLL中引入了有源滤波器，来实现更宽的调谐范围。
有源滤波器由高速运算放大器AD711、电阻、电容等组成三阶滤波器。由于用作参考频率的晶振相噪指标非常好，加之VCO在带内的影响可以忽略不计，鉴相芯片充电泵的噪声成为PLL相噪的主要来源。通过计算得到，在特定条件下，PLL带内相噪大约为-99.1618dBc/Hz。
控制系统的设计是本方案的核心部分，它包括对锁相频率源的控制和对开关系统的控制两部分。锁相频率源的控制使用了主流的单片机技术，而开关系统由于捷变频的要求，选择了Altera公司的CPLD产品MAX7000S来实现控制。开关系统需要满足四路轮流输出和四选一型输出的功能需求，通过5个电平开关来实现不同功能的控制逻辑，使用VHDL语言编写特定逻辑功能模块，配合CPLD丰富的逻辑器件模块，实现了开关控制系统的功能。
整个控制系统通过识别5个电平开关的状态来实现对系统的控制。这些开关的功能包括选择四点频率源中的哪一路被选择导通，以及实现四路轮流输出。每个开关的高电平状态将触发TRAN模块，该模块将根据当前需要实现的功能，通过多路复用器和译码器等电子元件，来输出相应的控制信号。
本论文详细描述了微波频率合成系统的整体设计过程，并给出了仿真计算的结果。通过本方案的实施，能够在保持低相噪的同时实现高速捷变，并通过微波频率合成器实现一系列稳定的高频信号输出，满足各种复杂的电子信息系统的需求。
