根据系统的设计要求，综合计时电路可分为计秒电路、计分电路、计时电路、计星期电路、计日电路、计月电路、计年电路等7个子模块，这7个子模块必须都具有预置、计数和进位功能，设计思想如下：
（1）计秒电路：以直接输入或由分频器产生的秒脉冲作为计秒电路的计数时钟信号，待计数至60瞬间，进位，计分电路加1，而计秒电路则清零并重新计秒。
（2）计分电路、计时电路：其设计思想与计秒电路类似。
（3）计星期电路：将计时电路产生的进位脉冲信号作为计星期电路的计数时钟信号，待计数至7瞬间，计星期电路返回1重新开始计数。
（4）计日电路：将计时电路产生的进位脉冲信号作为计日龟路的计数时钟信号，
在电子设计自动化（EDA）和可编程逻辑器件（PLD）领域，综合计时电路是构建数字系统中不可或缺的一部分，特别是在需要精确时间显示和管理的应用中。这些电路通常由多个子模块组成，以实现秒、分、时、星期、日、月和年的计数。下面我们将详细探讨这些子模块的设计思路和技术要点。
计秒电路是基础，它接收秒脉冲作为计数时钟。秒脉冲可以是直接输入的，也可以由分频器生成。当计数到60时，电路会触发进位，使计分电路增加1，并将计秒电路重置为0，开始新的计秒周期。
计分电路和计时电路的设计与计秒电路类似，但它们处理的是更长时间单位。计分电路在接收到计秒电路的进位信号后加1，而计时电路在接收到计分电路的进位信号后加1。这些模块同样需要在达到特定阈值（例如，60分钟或24小时）时执行进位操作。
计星期电路的设计基于计时电路产生的进位脉冲，当计数到7时，电路会回到1，开始新的一周计数。这种循环特性确保了星期计数的准确性。
计日电路较为复杂，因为月份的天数不同。它使用计时电路的进位信号作为时钟，根据系统识别的当前月份总天数（28、29、30或31）进行计数。当达到这个总天数加1时，进位到计月电路，同时计日电路重置为1。
计月电路接收到计日电路的进位信号，当计数到12时，进位到计年电路，计月电路重置为1。这代表了一个月的结束和新月的开始。
计年电路是最复杂的，因为它要考虑2000年至2099年之间的年份，仅计数后两位。当达到100（代表99年）时，计年电路会重置回0。注意，年份的前两位固定为20，以保持在设定的世纪范围内。
在实际设计中，这些计数模块常使用硬件描述语言（如VHDL）编写，实现逻辑功能。例如，CNT60计数模块是一个多功能计数器，既可以用于计秒、计分和计时。它有置数控制（LD）、计数时钟（CLK）、待预置数（DATA）等输入，以及计数结果（NUM）和溢出信号（CO）等输出。CNT30计数模块专门用于计日，考虑到大小月和闰年，其计数范围是动态变化的，需要额外的输入如年份（NIAN）和月份（YUE）来确定当前月的天数（MAX DAYS）。
在VHDL编程中，每个模块都有相应的逻辑控制和状态机设计，确保在接收到适当信号时执行正确的计数和进位操作。这些模块的组合使用能够构建出完整的计时系统，满足各种时间管理需求，是现代数字系统中时间显示和同步的关键组成部分。
