基于(2，1，7)卷积码实现低误码率通信的DSP设计* (2014年)

为降低数字通信系统传输差错并提高可靠性，从工程应用角度出发，在DSP硬件平台上实现(2，1，7)卷积码。用 MATLAB仿真影响(2，1，7)卷积码性能的各个参数，与约束度为3和码率为3/4、2/3的卷积码进行对比，其仿真结果为DSP硬件实现奠定理论基础。最后选用TI公司的TMS320DM6437型号，在CCS3．3开发环境上运行。实验表明：约束度为7、码率为1/2的卷积码在较低的信噪比(SNR=6 dB)下误码率则可达到10-6，且DSP实现的(2，1，7)卷积码方便可行，快速稳定，译码准确，并具有较强