电子-PCBEMI设计规范步骤.doc

《电子-PCB EMI设计规范步骤》\n\n在电子设计中，PCB（印制电路板）的电磁干扰（EMI）控制是至关重要的，它直接影响到设备的稳定性和兼容性。以下是一些关键的PCB EMI设计规范步骤，主要针对时钟线处理和I/O口处理，以及一些基本的设计原则。\n\n关于电源管理和去耦电容的使用，每个IC的电源引脚应配备0.1μF的去耦电容，对于BGA封装的芯片，四角应分别布置0.1μF和0.01μF的电容。对于走线的电源，尤其是VTT等，添加滤波电容至关重要，这不仅有助于系统的稳定性，也能显著降低EMI。\n\n在处理时钟线时，遵循以下规则：\n1. 先规划时钟线的布局。\n2. 高频（≥66MHz）时钟线过孔数量不超过2个，平均不超过1.5个；低频（<66MHz）时钟线过孔数量不超过3个，平均不超过2.5个。\n3. 长度超过12英寸且频率大于20MHz的时钟线，过孔数量应限制在2个以内。\n4. 过孔附近的第二层和第三层之间应添加旁路电容，以保证高频电流回路的连续性。电容应紧贴过孔，与过孔的距离不应超过300MIL，并位于过孔所穿过的电源层上。\n5. 时钟线应避免穿岛，即跨过电源或地平面的分割区域，以防止信号质量下降和EMI增加。\n6. 如果必须穿岛，对于高频（≥66MHz）时钟线应禁止，低频时钟线穿岛则需加去耦电容形成镜像通路。\n7. 在选择过孔和穿岛之间，优先考虑穿岛。\n8. 时钟线应远离I/O边缘500MIL以上，不与I/O线并行，若不可避免，间距应大于50MIL。\n9. 时钟线的参考层应尽量为提供时钟的电源平面，高频时钟参考电源应为3.3V平面。\n10. 打线时，时钟线的间距应大于25MIL，进出线应尽量分离。\n11. 避免在BGA下方走线，采用合适的过孔和走线形式。\n12. 对所有时钟信号保持警惕，包括非典型时钟如AUDIO CODEC的AC_BITCLK。\n13. Clock Chip的上拉下拉电阻应靠近Chip放置。\n\n对于I/O口的处理，有以下几点需要注意：\n1. 所有I/O口（如PS/2、USB等）的地线应连接在一起，形成独立的地岛，并与数字地在特定位置连接。\n2. 插针式COM2口应尽可能靠近I/O地。\n3. EMI相关元件应靠近I/O屏蔽。\n4. I/O口处的电源和地层应单独划分，底部和顶部都应铺设地平面，信号线不应穿越岛屿。\n\n此外，设计工程师和EMI工程师的角色和责任也十分重要：\n1. 设计工程师必须严格遵守EMI设计规范，违反规范导致EMI测试失败的责任在于设计者。\n2. EMI工程师需确保设计规范的准确性，对测试失败的情况提出解决方案并更新规范。\n3. EMI工程师对每个外设口的EMI测试负全责，不能遗漏。\n4. 设计工程师有权提出修改建议和质疑，EMI工程师需给予回应，经过验证的建议应纳入规范。\n5. EMI工程师还需努力降低成本，减少磁珠的使用。\n\n良好的PCB EMI设计规范能有效提高电子设备的性能，减少干扰，保障系统稳定运行，同时降低整体成本。