开发了一套以4片TS201和一片FPGA为核心的雷达信号处理系统。DSP仅通过链路口实现点对点通信，内存空间独立。系统仅用一副板卡即完成了雷达数据处理，使其具有硬件结构简单、体积小、程序易调试、整体可靠性高等特点，可以实现副瓣对消、四路信号的脉冲压缩与动目标检测等功能，该系统已成功应用于实际工程中。
《基于ADSP TS201的雷达信号处理机设计》
现代雷达技术中，信号处理是核心环节，它直接影响雷达的探测性能和抗干扰能力。本文介绍了一种以ADSP TS201数字信号处理器（DSP）和FPGA（Field-Programmable Gate Array）为核心的雷达信号处理系统设计，该系统在实际工程中得到了成功应用。
系统采用4片ADSP TS201 DSP，每片处理器都具有独立的内存空间，并通过链路口实现点对点通信，这种设计大大简化了硬件结构，减少了板卡尺寸，同时也提高了程序调试的便捷性和整体系统的可靠性。TS201是一款高性能浮点处理器，其600 MHz的工作时钟频率和强大的并行处理能力，能够有效地执行旁瓣相消、脉冲压缩以及动目标检测等复杂算法。
脉冲压缩是雷达信号处理的重要环节，它可以显著提升雷达的探测距离和分辨率。在本文所描述的系统中，利用4片DSP并行处理4路信号，实现了脉冲压缩，确保在有限的时间内完成数据处理，以满足低重频模式下的实时性要求。例如，在5388点的IQ数据下，处理时间需控制在6.7毫秒以内。
动目标检测（MTD）则是通过滤除固定杂波，突出移动目标信号，提高目标检测能力。系统中采用了MTD处理模块，结合FFT-CFAR算法，能有效识别和定位目标。在副瓣对消方面，系统通过自适应算法减少副瓣噪声，提高信噪比，进一步提升目标探测的准确性。
FPGA作为系统的重要组成部分，负责时序控制和数据传输，与DSP间的高速数据交互确保了整个系统的高效运行。采用FPGA的32位外部数据总线与DSP连接，实现了高达400 MB/s的数据传输速度，满足了高速数据处理的需求。
在软件设计上，算法被编写成软件程序在DSP中运行，这样便于调试和修改。整个处理过程在1个脉冲周期内完成，形成了一个完整的软件流程，包括回波数据接收、数字脉冲压缩、MTD处理、副瓣匿影和目标方位偏差量计算等步骤。
本文提出的基于ADSP TS201的雷达信号处理机设计，通过巧妙的硬件架构和高效的软件实现，成功地解决了雷达数据处理的实时性、精度和复杂性问题，为实际雷达系统提供了可靠的信号处理方案。这一设计思路和实现方法对于未来的雷达信号处理系统设计具有重要的参考价值。
