配合DS34S132使用的DDR3存储器模块
124 浏览量
2021-01-20
07:13:14
上传
评论
收藏 317KB PDF 举报
配合配合DS34S132使用的使用的DDR3存储器模块存储器模块
DS34S132 32端口TDM - over –Packet IC采用外部DDR同步DRAM （DDR1）存储器缓存数据。内存空间需提
供足够的缓存区域，以支持256条伪线（PW）/绑定中每一伪线的256ms数据包延迟变化（PDV）。如果数据包
交换网络（PSN）没按正确的先后次序排列数据，存储器需确保对接收数据包的重新排序。由于目前DDR3已成
为主流存储器件，为了使DS34S132更方便地采用DDR3,本应用笔记介绍了如何实现DS34S132与DDR3存储器
的对接。 图1所示为利用FPGA和DDR3取代DDR1的推荐电路框图。 图1 用DDR3和FPGA取代DDR1
借助DD
DS34S132 32端口TDM - over –Packet IC采用外部DDR同步DRAM （DDR1）存储器缓存数据。内存空间需提供足够的
缓存区域，以支持256条伪线（PW）/绑定中每一伪线的256ms数据包延迟变化（PDV）。如果数据包交换网络（PSN）没按
正确的先后次序排列数据，存储器需确保对接收数据包的重新排序。由于目前DDR3已成为主流存储器件，为了使DS34S132
更方便地采用DDR3,本应用笔记介绍了如何实现DS34S132与DDR3存储器的对接。
图1所示为利用FPGA和DDR3取代DDR1的推荐电路框图。
图1 用DDR3和FPGA取代DDR1
借助DDR SDRAM数据信号与时钟信号的混合时序控制，DDR SDRAM接口能够支持速率高于典型SDRAM数据传输。例
如，一个125MHz时钟频率的DDR SDRAM,可以实现同等频率SDRAM几乎两倍的带宽（BW）。因此，Maxim开始在其方案
中用DDR1取代SDRAM,SDRAM用于Maxim的上一代TDM over Packet（TDMoP）器件。
DDR3 SDRAM采用的是DRAM接口规范。实际的DRAM存储数据阵列的存储架构与早期类型相似，具有相似的性能指
标。DDR3 SDRAM的数据传输速率是DDR1的4倍，具有更宽频带。
目前，DDR1存储器模块的使用不如DDR2或DDR3广泛。但DDR2和DDR3向下、向上都不兼容DDR1.因此，DDR2或
DDR3存储器模块不能工作在早期采用DDR的主板设计中，反之亦然。
DS34S132的DDR接口配置
针对DS34S132 TDMoP器件内部配置：
l DDR1接口必须设置成3类列地址选通（CAS）
l 必须计算"刷新频率",针对DDR3存储模块配置足够快的时间间隔
l DDR时钟频率为125MHz
值得注意的是，DDR3有8个扇区，DS34S132只有2个扇区选择位。因此，其中一半的DDR3存储器模块（上区）没有使
用。
DDR3配置
DDR3应该运行在500MHz时钟速度，该频率是DDR1 125MHz时钟频率的四倍。
我们采用8位数据进行Verilog RTL仿真，BW为：500MHz x 2 x 8位。该BW是125MHz x 2 x 16 DDR的两倍，额外的BW
用作从DDR3流水线回传数据给DS34S132,不需占用FPGA的FIFO存储器。对于DDR3,我们使用以下配置：
CAS延迟：8
CAS写延迟：6
DLL复位，然后再使能
我们用Micron DDR3 MT41J128M8（16M x 8 x 8扇区）进行仿真。当CL= 8（DDR3 - 1066）- 187时，DDR3的周期是
1.87ns.如需支持其它DDR3配置/速度，可能还需提升资源配置。我们使用的DDR3仿真具有以下规格：
'elsif sg187 // sg187 is equivalent to the JEDEC DDR3-1066G （8-8-8） speed bin
eter TCK_MIN 1875; // tCK ps Minimum Clock Cycle Time
eter TJIT_PER 90; // tJIT（per） ps Period JItter
资源评论
weixin_38724535
- 粉丝: 3
- 资源: 915
