没有合适的资源?快使用搜索试试~ 我知道了~
资源推荐
资源详情
资源评论
基于基于Flash和和JTAG接口的接口的FPGA多配置系统多配置系统
本文选用大容量NOR Flash存储器来存储配置码流,并利用JTAG接口完成配置码流下载的FPGA多配置解决方
案。与System ACE方案相比,该方案不仅能快速完成多个配置码流的下载,还具有更高的配置速度和更低的实
现成本。
引言
针对需要切换多个FPGA配置码流的场合, Xilinx公司提出了一种名为System ACE的解决方案,它利用CF(CompactFlash)存
储卡来替代配置用PROM,用专门的ACE控制芯片完成CF卡的读写,上位机软件生成专用的ACE文件并下载到CF存储卡中,
上电后通过ACE控制芯片实现不同配置码流间的切换[1]。
System ACE的解决方案需要购买CF存储卡和专用的ACE控制芯片,增加了系统搭建成本和耗费了更多空间,而且该方案只能
实现最多8个配置文件的切换,在面对更多个配置文件时,这种方案也无能为力。但若要开发System ACE的替代方案,则需
要选择更合适的可反复编程存储器,并且需要选用合适的传输协议接口来下载配置码流。通过串口或并口来下载配置码流速度
太慢,不能满足应用中快速下载的需要;通过USB接口来下载配置码流则需要专门的控制芯片,增加了系统设计的成本[23]。
本文选用大容量NORFlash存储器来存储配置码流,并利用JTAG接口完成配置码流下载的FPGA多配置解决方案。与System
ACE方案相比,该方案不仅能快速完成多个配置码流的下载,还具有更高的配置速度和更低的实现成本。
1JTAG接口模块的设计
为了将配置码流写入Flash存储器,上位机软件通过JTAG下载线与JTAG接口模块连接。JTAG接口模块接收上位机软件发送
的JTAG信号,从中提取出JTAG指令及对应的数据,并产生针对Flash存储器的擦除和烧写信号。由IEEE 1149.1-2001标准[4]
以及NOR Flash存储器先擦除后写入的特性,设计上位机软件的具体执行流程如图1所示。同时为了完成Flash存储器的擦除和
烧写,本文在软件设计中规定了一系列的自定义JTAG指令,如图1中括号内所示。本文规定一帧数据大小为4096比特。
图1上位机软件烧写Flash存储器流程
JTAG接口模块通过外部引脚接收到JTAG信号后,为了完成JTAG指令及数据的提取,JTAG接口模块中必需包含一个
TAP(Test Access Port)控制器,TAP控制器是一个16状态的状态机,在TCK的上升沿通过TMS的变化可以控制状态的转移。
在特定的状态即可将JTAG指令及数据分别存入指令寄存器(IRInstruction Register)和数据寄存器(DRData Register)中。
JTAG接口模块在接收到上位机软件发送的指令后,相应的解释如表1所列。
表1JTAG指令解释
2Flash控制器和FPGA器件配置模块设计
2.1Flash控制器设计
烧写Flash存储器和利用Flash存储器配置FPGA器件时,都需要对Flash存储器进行操作,因此需要设计一个控制器模块来专
门产生Flash存储器的控制指令[5]。Flash控制器要实现的功能是:响应输入的擦除、写、读命令,并根据命令产生相应的时序
来实现对Flash的操作。
资源评论
weixin_38723513
- 粉丝: 5
- 资源: 948
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功