没有合适的资源?快使用搜索试试~ 我知道了~
基于NIOSⅡ处理器的MIL-STD-1553B接口卡设计
3 下载量 100 浏览量
2020-10-26
21:37:40
上传
评论
收藏 309KB PDF 举报
温馨提示
试读
4页
基于NIOSⅡ处理器搭建了可编程片上系统,在该系统中通过控制HI-6110实现了MIL-STD-1553B总线协议,通过双口RAM实现了与PCI总线的通信。重点论述了NIOSⅡ处理器系统的硬件和软件设计,双口RAM的地址空间划分,PCI9054的驱动软件设计。测试表明,用本方法设计的接口卡能很好地实现MIL-STD-1553B总线协议。
资源推荐
资源详情
资源评论
基于基于NIOSⅡ处理器的处理器的MIL-STD-1553B接口卡设计接口卡设计
基于NIOSⅡ处理器搭建了可编程片上系统,在该系统中通过控制HI-6110实现了MIL-STD-1553B总线协议,通过
双口RAM实现了与PCI总线的通信。重点论述了NIOSⅡ处理器系统的硬件和软件设计,双口RAM的地址空间划
分,PCI9054的驱动软件设计。测试表明,用本方法设计的接口卡能很好地实现MIL-STD-1553B总线协议。
摘摘 要:要: 基于NIOSⅡ处理器搭建了可编程片上系统,在该系统中通过控制HI-6110实现了MIL-STD-1553B总线协议,通过
双口RAM实现了与PCI总线的通信。重点论述了NIOSⅡ处理器系统的硬件和软件设计,双口RAM的地址空间划分,
关键词:关键词: 现场可编程门阵列; NIOSⅡ; MIL-STD-1553B; PCI9054; HI-6110
MIL-STD-1553B总线(以下简称1553B总线)是美国制定的一种军用串行总线标准,国内对应为GJB289A-97,它规定了数字
式时分制指令/响应型多路传输数据总线及其接口电子设备的技术要求,同时规定了多路传输数据总线的工作原理和总线上的
信息流及需要采用的电气和功能格式
[1]
。
目前,国内外的1553B板卡大多数是基于协议芯片配以相应的处理器和存储器来实现,硬件电路复杂,设计难度大。
SOPC(System On Programmable Chip)技术是由
[2]
。
1 基于基于NIOSⅡ处理器的处理器的1553B板卡硬件设计板卡硬件设计
本系统的硬件设计主要由三部分构成:(1)与主机通信的PCI控制器PCI9054,主要实现DPRAM内的数据与主机进行通
信;(2)基于NIOSⅡ处理器的FPGA设计,实现NIOSⅡ硬件平台的搭建,实现对HI-6110的控制,读出相关的1553B报文,将相
关的控制和数据按照特定的格式存储在DPRAM,或者从DPRAM中读出相关的控制和数据,实现对HI-6110的控制;(3)1553B
接口电路,主要由HI-6110和相应的总线耦合器组成。系统总体结构如图1所示。
系统硬件配置如下。
(1) NIOSⅡCPU:它是整个系统的核心部件,本系统选用的是32位NIOSⅡCPU
[3]
。
(2) SDRAM:由于本系统复杂,软件代码比较大,因此必须要扩展外部SDRAM。在NIOSⅡ系统工作时,SDRAM主要用
来存放运行程序和数据,由于NIOSⅡ对SDRAM的操作速度非常快,本系统的SDRAM选择的是MT48LC4M32B2,可以满足工
作在50MHz的NIOSⅡ系统要求。
(3) Flash:用来存放用户程序,本系统选用的是AM29LV128M。与SDRAM相比较,Flash具有掉电保护的特性,但它的
存取速度远远低于SDRAM。该芯片可配置成8位或16位,本系统配置为16位。
(4) DPRAM:主要用于NIOSⅡ处理器与PCI9054之间的数据交换。其访问时序和SRAM一样,通过添加SRAM模块就可以
对DPRAM进行访问。本系统采用IDT公司的IDT70V28系列DPRAM,它可以提供64K×16bit的存储空间。
(5) PIO:主要完成NIOSⅡ处理器和HI-6110之间的数据、地址、控制信息传输。其中Pio_DataIn和Pio_DataOut是16位的
数据总线,Pio_Addr是16位地址总线,Pio_Ctl是8位控制总线,Pio_StatusFlag是8位状态标志总线。
(6) 时钟模块:其主要作用是为FPGA模块提供系统运行的工作频率,并为HI-6110和PCI9054提供时钟。本系统选择的时
钟频率是48MHz。
(7) PCI9054:它是PLX公司生产的PCI总线通用接口芯片,符合PCI V2.1和V2.2规范;在PCI总线端支持32位数据宽度,
传输速率为33MHz;本地端可以编程实现8位、16位、32位的数据宽度,传输速率最高可达132MB/s。本地总线端时钟最高可达
50MHz,支持复用/非复用的32位地址/数据。PCI9054内部有6种可编程的FIFO存储器,以实现零等待突发传输以及本地总线和
PCI总线之间的异步操作。PCI9054工作方式灵活多样,包括直接主模式、直接从模式和DMA模式。本地总线可工作在M、C、
J三种模式
[4]
。本设计采用直接从模式,本地总线工作在C模式。
(8) HI-6110:它是由HOLT公司推出的1553B总线协议处理芯片,该芯片可以配置成BC、RT、MT、带RT的MT四种工作
方式,支持双冗余总线。内含2个32×16的FIFO。外部时钟可选12MHz或24MHz两种频率
[5]
。
2 基于基于NIOSⅡ处理器的处理器的1553B板卡底层软件设计板卡底层软件设计
2.1 软件总体设计软件总体设计
将系统硬件生成并下载完毕后,就可以进行系统的软件设计。整个软件的体系结构如图2所示。
资源评论
weixin_38720978
- 粉丝: 2
- 资源: 888
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功