140万像素高清数字摄像机电路设计

介绍140万像素、每秒7.5帧高清高速数字摄像机的电路设计方案。该设计主要由SONY的CCD ICX205AK,Analog Devices模拟前端电路AD9923A以及Xilinx的FPGA XC3S1200E,TOKYO的JPEG压缩芯片TE3310RPF和ATMEL的ARM芯片AT91RM9200 等组成。模拟前端电路AD9923A实现CCD水平和垂直时序的产生,CCD的放大,CCD信号的模数转换三大功能;CCD ICX205AK输出信号经模拟前端电路AD9923A进行放大和模数变换后,输入到FPGA进行数据格式处理,生成YUV信号输入到压缩芯片进行JPEG压缩,然后由ARM通过网络将压缩数据传送到客户端。实验结果表明,该设计方案每秒可以采集、压缩、传输140万像素图像7.5帧。