天线效应的产生机理及消除方法
版权申诉
5星 · 超过95%的资源 99 浏览量
2020-08-27
03:52:32
上传
评论 1
收藏 64KB PDF 举报 
天线效应的产生机理及消除方法天线效应的产生机理及消除方法
随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。而天线效应
则会对小型技术领域产生非常大的影响，因为泄电所带来的损害很可能波及整个栅极。因此，本文对天线效应
的产生机理及消除天线效应的方法做出了讨论。
导读：随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生导读：随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线天线效应的可能性就越大。而天线效应则会对小效应的可能性就越大。而天线效应则会对小
型技术领域产生非常大的影响，因为泄电所带来的损害很可能波及整个栅极。因此，本文对天线效应的产生机理及消除天线效型技术领域产生非常大的影响，因为泄电所带来的损害很可能波及整个栅极。因此，本文对天线效应的产生机理及消除天线效
应的方法做出了讨论。应的方法做出了讨论。
1.天线效应简单介绍
天线效应或等离子导致栅氧损伤是指：在MOS集成电路生产过程中，一种可潜在影响产品产量和可靠性的效应。
在芯片生产过程中，暴露的金属线或者多晶硅（polysilicon）等导体，就象是一根根天线，会收集电荷（如等离子刻蚀产生的
带电粒子）导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了MOS 的栅，那么高电压就
可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”.随着工艺技术的发展，栅的尺寸越来越小，金属的层数
越来越多，发生天线效应的可能性就越大。
2.天线效应的产生机理
在深亚微米集成电路加工工艺中，经常使用了一种基于等离子技术的离子刻蚀工艺。此种技术适应随着尺寸不断缩小，掩模刻
蚀分辨率不断提高的要求。但在蚀刻过程中，会产生游离电荷，当刻蚀导体（金属或多晶硅）的时候，裸露的导体表面就会收
集游离电荷。所积累的电荷多少与其暴露在等离子束下的导体面积成正比。如果积累了电荷的导体直接连接到器件的栅极上，
就会在多晶硅栅下的薄氧化层形成F-N 隧穿电流泄放电荷，当积累的电荷超过一定数量时，这种F-N 电流会损伤栅氧化层，从
而使器件甚至整个芯片的可靠性和寿命严重的降低。在F-N 泄放电流作用下，面积比较大的栅得到的损伤较小。因此，天线效
应，又称之为“等离子导致栅氧损伤”.
3.天线效应的消除方法
下面本文就介绍几种消除天线效应的方法：
1） 跳线法。又分为“向上跳线”和“向下跳线”两种方式。跳线即断开存在天线效应的金属层，通过通孔连接到其它层（向上跳
线法接到天线层的上一层，向下跳线法接到下一层），最后再回到当前层。这种方法通过改变金属布线的层次来解决天线效
应，但是同时增加了通孔，由于通孔的电阻很大，会直接影响到芯片的时序和串扰问题，所以在使用此方法时要严格控制布线
层次变化和通孔的数量。
在版图设计中，向上跳线法用的较多，此法的原理是：考虑当前金属层对栅极的天线效应时，上一层金属还不存在，通过跳
线，减小存在天线效应的导体面积来消除天线效应。现代的多层金属布线工艺，在低层金属里出现PAE效应，一般都可采用向
上跳线的方法消除。
2） 添加嵌入式保护二极管，即给“天线”加上反偏二极管。通过给直接连接到栅的存在天线效应的金属层接上反偏二极管，形
成一个电荷泄放回路，累积电荷就对栅氧构不成威胁，从而消除了天线效应。当金属层位置有足够空间时，可直接加上二极
管，若遇到布线阻碍或金属层位于禁止区域时，就需要通过通孔将金属线延伸到附近有足够空间的地方，插入二极管。
3） 布局和布线后，给所有器件的输入端口都加上保护二极管。此法能保证完全消除天线效应，但是会在没有天线效应的金属
布线上浪费很多不必要的资源，且使芯片的面积增大数倍，这是VLSI 设计不允许出现的。所以这种方法是不合理，也是不可
取的。
4）虚拟晶体管，添加额外栅会减少电容比，PFET比NFET更敏感，反向天线效应的问题。
5） 对于上述方法都不能消除的长走线上的PAE,可通过插入缓冲器，切断长线来消除天线效应。
然而，在实际设计中，需要考虑到性能和面积及其它因素的折衷要求，常常将法1、法2 和法4 结合使用来消除天线效应。
资源评论
m0_703387262022-12-12总算找到了自己想要的资源，对自己的启发很大，感谢分享~
