针对传统的阈值算法排序量多、消耗资源大和速度慢等缺点,提出了一种基于FPGA的快速中值选取器的设计方法。介绍了3点排序器和一种基于3×3点的中值选取器及其MATLAB仿真,针对基于3×3点的全流水并行243点中值选取器的结构利用率低,依据FPGA的硬件特点,设计了一种串并行交替的3n点中值选取器的硬件架构,阐述子决速中值选取器的硬件构架设计,对整个系统进行了仿真,并对仿真结果进行了分析说明。
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~