主存储器部件组成与设计

主存储器，通常指的是计算机系统中用于临时存储数据和程序的部件，是计算机与外界信息交换的桥梁。主存储器的组成与设计对于计算机系统的性能有着至关重要的影响。接下来将详细介绍主存储器的组成、技术指标、分类、与CPU及外围设备的连接方式、以及动态存储器的工作原理和读写过程。 主存储器的技术指标主要有两个方面：读写速度和存储容量。读写速度通常用存储周期来衡量，存储周期指的是连续启动两次独立存储操作的时间间隔。存储容量则是通过构成存储器的字节数或字数来度量。 主存储器与CPU及外围设备的连接主要通过三类总线实现：地址总线、数据总线和控制总线。地址总线负责选择存储单元，其位数决定了寻址空间的大小；数据总线则用于数据传输；控制总线则用于指导总线的工作周期和传输完成时刻。 根据信息保存的长短，主存储器主要分为两类：只读存储器（ROM）和随机存取存储器（RAM）。按照生产工艺，又可以分为静态存储器（SRAM）和动态存储器（DRAM）。SRAM读写速度快，成本较高，适用于小容量高速缓冲存储器；DRAM读写速度较慢，集成度高，成本较低，常用于主存储器。DRAM需要定时刷新，以免存储信息丢失。 动态存储器由单个MOS管存储一位二进制信息，信息存储在MOS管源极的寄生电容中。写操作时，字线为高电平，T导通，根据数据线电平向电容充电或放电。读操作时，先使位线为高电平，再通过字线使T导通，根据电容是否存储电荷导致数据线电位变化来读取信息。 教学计算机的内存储器设计涉及地址总线、控制总线和数据总线的设计。地址总线由地址寄存器AR驱动，控制总线的信号由译码器74LS139产生，用于标明总线周期类型。数据总线分为内部数据总线IB与外部数据总线DB两部分，通过三态门电路实现数据传输。系统时钟及时序决定了CPU、内存和IO的同步运行，采用分频后的晶振作为系统主时钟。 教学计算机的内存储器使用静态存储器芯片，包括2K字的ROM区和2K字的RAM区，内存字长为16位，按字寻址。静态存储器的字位扩展通过多个存储器芯片来实现，例如使用两片74LS6116芯片完成4K字的RAM扩展，地址分别分配在0～2047和2048～4095。 通过上述内容的学习，我们可以了解到主存储器的组成与设计是一个复杂的工程问题，它不仅涉及存储器的技术指标，还涉及到存储器的分类、与CPU及外围设备的连接、以及静态和动态存储器的设计原理和读写过程。掌握这些知识点有助于我们更好地理解计算机硬件的工作原理，对于计算机科学与技术的研究和开发都有着重要的意义。