TFT 同步信号
24bit_TFT 1、时序
LCD 一般需要三个时序信号:VSYNC、HSYNC 和 VCLK。VSYNC
是垂直同步信号,在每进行一个帧(即一个屏)的扫描之前,该信
号就有效一次,由该信号可以确定 LCD 的场频,即每秒屏幕刷新的
次数(单位 Hz)。HSYNC 是水平同步信号,在每进行一行的扫描
之前,该信号就有效一次,由该信号可以确定 LCD 的行频,即每秒
屏幕从左到右扫描一行的次数(单位 Hz)。VCLK 是像素时钟信号。
s3c2440 处理 LCD 的时钟源是 HCLK,通过寄存器 LCDCON1 中的
CLKVAL 可以调整 VCLK 频率大小,它的公式为:
VCLK=HCLK÷[(CLKVAL+1)×2]
例如,HCLK 的频率为 100MHz,要想驱动像素时钟信号为 6.4MHz
的 LCD 屏,则通过上式计算 CLKVAL 值,结果 CLKVAL 为 6.8,取
整后(值为 6)放入寄存器 LCDCON1 中相应的位置即可。由于
CLKVAL 进行了取整,因此我们把取整后的值代入上式,重新计算
VCLK,得到 VCLK=7.1MHz。
评论0