25×18可扩展为26×18或25×19，如图所示，使用一个DSP48E及一个与门可实现此功能。实现方法由下方程表示：
A[25:0]B[17:0]={((A[25:1]×B[17:0])+(A[0] AND B[17:1])),(A[0] AND B[0])}
可用两个DSP48E实现的最大乘法器为35×25，第1个DSP48E的A输入接A［24∶0］，B输入接为｛0，B［16∶0］)；第2个DSP48E的A输入通过级联路径也接A［24∶0］，而B输入接为(0，B［3417］)。
第1个DSP48E单元的输出通过17位移位的PCIN路径接入第2个DSP48E的加法器，第1个
在单片机与数字信号处理器（DSP）的设计中，乘法操作是核心计算任务之一，尤其是在数字信号处理算法中。TI公司的TMS320C6x系列DSP中包含了一个称为DSP48E的高性能乘加器（MAC）单元，它能够有效地执行复杂数学运算，包括乘法和累加。本文将详细讨论如何利用DSP48E来扩展基本的乘法操作，以适应更复杂的计算需求。
我们来看如何使用一个DSP48E和一个与门来扩展25位乘以18位的乘法为26位乘以18位或25位乘以19位。这个扩展的实现原理可以通过以下方程来理解：
\[ A[25:0] \times B[17:0] = \{((A[25:1] \times B[17:0]) + (A[0] \land B[17:1])), (A[0] \land B[0]) \} \]
这里，\( A[25:0] \) 和 \( B[17:0] \) 分别是两个乘数的二进制表示，\( A[0] \land B[17:1] \) 和 \( A[0] \land B[0] \) 表示额外的乘法部分，用于扩展位宽。通过与门连接 \( A[0] \) 和 \( B[17:1] \)，以及 \( A[0] \) 和 \( B[0] \)，我们可以得到额外的乘积项，从而实现位宽的扩展。
对于更大的乘法，例如35位乘以25位，可以使用两个DSP48E单元。第一个DSP48E的A输入连接到 \( A[24:0] \)，B输入设置为 \( \{0, B[16:0]\} \)，这意味着在B输入中添加一个额外的0位。第二个DSP48E的A输入通过级联路径同样连接到 \( A[24:0] \)，而B输入设置为 \( \{0, B[34:17]\} \)，在这里，B输入的高位部分被正确地调整以适应扩展的乘法。
在这样的配置下，第一个DSP48E的输出通过17位移位的PCIN路径连接到第二个DSP48E的加法器。这样，第一个DSP48E产生最终乘积的低17位，而第二个DSP48E则产生从第18位到第59位的乘积部分。两个单元协同工作，可以完成35位乘以25位的乘法操作。
如果需要更大的乘法器，可以通过多周期的方式来实现，即在一个周期内使用一个DSP48E进行部分计算，然后在后续周期中继续使用该DSP48E或其他额外的DSP48E来完成剩余的计算。这种方法适用于不那么时间敏感的计算任务。然而，在某些需要高速运算的场合，可以使用多个DSP48E在一个周期内同时工作，通过并行处理来提高计算效率。这种设计通常需要更复杂的布线和控制逻辑，但可以显著缩短计算时间，这对于实时信号处理至关重要。
通过巧妙利用DSP48E的特性，我们可以灵活地扩展乘法操作，以适应不同位宽的需求。这种方法不仅提高了硬件资源的利用率，还能根据系统的需求提供足够的计算能力，是单片机和DSP系统设计中的一个重要技巧。
