在现代电子系统设计中，系统级芯片（SoC）的功能实现往往依赖于软件，而软件复杂性的增长要求设计团队在软件上的投资要多于硬件。随着SoC设计规模的不断扩大，软硬件协同设计和验证变得越来越重要。如果在设计阶段未做好协同设计与验证，将面临巨大的风险。因此，采用合适的验证方法以确保系统级芯片功能正确实现是至关重要的。
HAPS（硬件辅助原型系统）作为一种模块化的电路板系统，为设计团队提供了有效的解决方案。HAPS系统由现成的主板和定制的子板组成，可根据不同设计风格和需求采用不同的堆叠方式。它的模块化特性允许同一主板在多个项目或配置中重复使用，只需通过增加或更换子板或子系统即可。最新推出的HAPS-60系列提供了独有的功能和特性组合，使得设计团队可以在设计周期的更早阶段开始软件开发和系统级验证。
HAPS-60系列相比于其前身HAPS-50有显著的提升。它采用了Xilinx最新的Virtex-6器件，容量提升了2倍，速度增加了30%，并且支持高达200MHz的时钟频率。这些特性使它能支持对实时接口有高要求的应用，如视频、蜂窝数据和实时网络流量。HAPS-60集成了更多预先测试过的IP核，并引入了先进的验证功能，提供了市场上最全面的原型系统。
HAPS-60系列还包含了性能增强技术，这些技术确保了全系统集成和在现实环境中对所有硬件和软件的检测。软件开发者可以在接近实时和系统级环境中编写、执行和调试代码，这有助于在芯片制造前发现并消除硬件和软件中的错误。Vivolo指出，HAPS-60的灵活架构及独有的高容量分区软件能应对FPGA和ASIC日益增加的设计容量，而其自动化高速时分复用（HSTDM）技术能将验证平台的带宽速度提高25%，并能在不改变引脚数量的基础上，将I/O口数量提升7倍。这些能力使得HAPS-60系列能够为非常大的片上系统芯片建立原型。
单独的一块HAPS电路板（HAPS-64）可支持高达1800万ASIC门的设计。通过将多个电路板连接起来，可以实现更高的容量。此外，HAPS-60系列还包含了很多预先测试过的DesignWare IP核，比如超高速SuperSpeed USB 3.0、PCIe和HDMI等。这些IP核已在其系统上经过预先测试，设计师可以利用这些经过验证的SoC产品级的RTL进行系统级硬件和软件的原型验证。
采用HAPS系统进行原型设计的优势之一是能够在原型到生产的过程中使用相同的RTL，这有助于缩短项目进度并降低风险。由于IP核已经预先测试过，项目负责人可以将资源集中于产品差异化和系统确认，而非对原型中的IP部分进行验证。
HAPS-60验证平台基于Synopsys的高性能通用多源总线（UMRBus）技术，并集成了新的验证模式，包括通过标准PLI接口和SCE-MI2.0事务级接口与Synopsys VCS、Innovator产品、C/C++程序及其他事件驱动仿真器之间的协同仿真。与已经验证过的Confirma软件套件相结合，HAPS-60系列不仅提供了成本和上市时间优势，而且大幅减少了验证周期。传统上，硬件验证可能需要数月时间，而HAPS-60系列的验证模式将这个时间缩短到了几天。
使用HAPS系统进行早期协同仿真验证对于确保复杂SoC设计的成功至关重要。通过HAPS系统，设计团队可以在设计周期的早期阶段开展软件开发和系统级验证工作，这有助于及早发现设计中的缺陷，减少项目风险，加快产品上市速度，并提高设计和验证的整体效率。
