基于3.1 ~10.6 GHz CMOS超宽带低噪声放大器设计 (2015年)

设计了一种基于TSMC 0.18 μm CMOS工艺的高增益,低功耗共栅结构的超宽带低噪声放大器。利用串联电阻和电感与晶体管的自身跨导共同在整个频带内实现很好的输入端匹配。电路采用ADS2009软件仿真设计。仿真结果表明,在1.8 V电源供电时,整个电路功耗为15.6 mW,在3.1 ~10.6 GHz的频带内噪声系数NF为1.284 5 ±0.340 5 dB,正向增益S21 为21.451 ±1.5 dB,输入回波损耗均低于 -15.14 dB,输出回波损耗低于 -20.202 dB。