下一代Chip Stack技术将使双层堆叠SiP厚度缩小到0.5mm

瑞萨科技近日在苏州电博会举行的技术交流会上透露，该公司正在开发的下一代Chip Stack技术将使其SiP(系统级封装)产品加速向薄型发展。“目前瑞萨科技2个裸片堆叠的SiP厚度为1.2mm。”瑞萨科技SiP设计事业部经理海野雅史表示，“我们的目标是在现有技术的基础上使该值降低到1.0mm，然后利用下一代的Chip Stack处理技术，进一步将其缩减到0.5mm。”  　　瑞萨科技将通过硅连接电极技术达到上述目的。海野雅史以CPU和存储器2层裸片堆叠的SiP为例介绍说，硅连接电极技术的原理是通过最短配线改善电器特性。具体做法是在裸片层间放置硅转接板(Si Interposer)，从而代替目前的 【下一代Chip Stack技术】是瑞萨科技正在研发的一项创新封装技术，旨在显著减小系统级封装（SiP）的厚度。传统的SiP技术通常将多个裸片堆叠在一起，但这种堆叠方式导致了整体封装的厚度增加。目前，瑞萨科技的双层堆叠SiP厚度为1.2mm，而他们计划通过新一代技术将其降低到1.0mm，最终目标是0.5mm。这一技术的发展将推动电子设备更加轻薄化，特别是在智能手机、数码相机和数字录像机等领域。 【硅连接电极技术】是实现这一目标的关键。该技术利用硅转接板（Si Interposer）作为连接层，以实现更短的配线，从而改善电器特性。硅转接板替代了传统的连接方式，使得信号传输更快，同时减少了电磁干扰（EMI）和能耗。通过这种方式，芯片的性能得以提升，同时降低了封装的厚度。 【SiP技术的优势】在于它能减少元件的数量，缩短开发周期，降低成本，并有效控制EMI噪音。在数码相机、数码录像机和手机等应用中，SiP技术已经得到广泛应用。例如，在数字电视系统中，SiP可以降低电路板辐射，减少基板面积，同时降低开关噪音峰值，提高系统性能。 瑞萨科技在SiP领域拥有显著的竞争优势，包括全系列的CPU核、高密度组装技术、试验能力、IP资源以及从设计到量产的完整支持。此外，他们还与多家存储器供应商建立了紧密的合作关系，这为其在市场和技术上保持领先地位提供了坚实的基础。 瑞萨科技的SiP产品累计出货量已达到1亿片，显示出强大的市场需求和业务增长潜力。公司已经在北海道Hakodate工厂开始生产5层裸片堆叠的产品，并且正全力推进90nm~65nm的新型SiP产品的研发，这些新产品将具备高频接口、高密度存储器和更低的噪音特性。 下一代Chip Stack技术的开发预示着电子封装技术的重大进步，它不仅将改变电子设备的设计和制造，还将推动整个行业向更高效、更紧凑的方向发展。随着技术的不断成熟，我们可以期待看到更轻薄、性能更强的电子产品出现在市场上。