第
6
卷第
5
期
2011
年
10
月
智能系统学报
CAAI Transactions on Intelligent Systems
Vo
l. 6
No.
5
Oct.2011
doi
:10. 3969/j. issn. 16734785.201
1.
05. 010
一种染色体编码新方法的硬件进化
张超，刘峙，赵伟
(西安电子科技大学雷达信号处理国家重点实验室，陕西西安
71
∞
71)
摘
要:提出了基于
FPLA
的染色体编码及在此基础上的并行硬件进化方法.该编码方式以与或非门为基本单元，进
化时将电路编码染色体按逻辑门分解，进行适应度计算时采用分解逆过程使染色体合并，可以有效缩短进化时间，
有利于大规模复杂电路的进化.以
4
位二进制码转换为格雷码的电路为例进行试验，该方法在
20
次实验中平均速度
提高了
32.25%.
为实现内进化编写了由染色体生成
Verilog
硬件语言的
C
程序，该编码方式同时适用于多输入多输
出电路进化且染色体长度可变，利用此特性生成了异构电路，完成了容错，对于实现故障模块在线修复，提高太空恶
劣环境中电子系统可靠性具有一定意义.
关键词:硬件进化;染色体编码;
FPLA;
Verilog
硬件语言
中图分类号
:TP18;T
P3
02.8
文献标志码
:A
文章编号
:16734785
(2011
)05
-04
50
舶
Hardware evolution based on a new chromosome encoding method
ZHANG
Chao
,
LIU
Zheng
,
ZHAO
Wei
(National
Lab
oratory
of
Radar
Signal
Pro
cessing.
Xidian
U
回
versity.
Xi'
an
71
∞币
1.
China)
Abstract:
Th
is
paper
proposed
an
FPLA-based chromosome encoding approach
and
a parallel hardware evolution
method on the basis of a new encoding approach.
The
AND-OR-NOT gates
are
the basic units of the chromosome,
so by decomposing the chromosome while evolving
and
integrating
it
when computing
the
adaptation, the evolution
time
can
be
shortened.
Th
is benefits the evolution of massive
and
complex circuits. Taking the circuit of changing
4 bits binary code to gray code
as
an
example, the result shows
that
the average
speed
increases 32.25 percent over
20
evolutions when using the proposed method.
In
order to facilitate intrinsic evolutions, the C program was also
exploited for translating the chromosome to Verilog hardware
language.τbe
encoding method was
able
to
handle
multi-input
and
multi-output circuit evolution,
and
the chromosome' s length was variable. According to
the
evolu-
tion of the heterogeneous circuits based on this feature
, fault tolerance was achieved. This work is significant for on-
line
repair
used to improve the reliability of electronic systems exposed to harsh space environments.
Keywords:
hardw
缸
e
evolution; chromosome encoding; field programmable logic
array(
FPLA) ; Verilog HDL
进化硬件(
evolvable
hardw
脆，
EHW)
也称演化
硬件或仿生硬件，是一种具有自组织、自适应和自修
复特性的新型智能硬件
[IJ
它将计算机技术与基于
优胜劣汰、自然选择的进化算法结合在一起，可以不
在人工干预的条件下通过进化来获得满足给定条件
的电路和系统，进而使系统自动、实时地调整其内部
结构，以适应内部条件(如局部故障)和外部环境的
变化
[2J
为解决大规模电路的进化问题，可进化硬
收稿日期
:2010-12-20.
基金项目:陕西省自然科学基础研究计划资助项目
(SJ08
F1 9)
.
通信作者:张超.
E-mail:gnszzc@163.coffi.
件技术取到了一定的研究成果，例如
Torresen
等采
用"分解法..将电路划分成多个较小的子电路分别
予以进化
[3J
;
Kal
ganova
等提出了能自动且逐步将复
杂任务分解成多个子任务的双向积累式进化方法
(bidirectional
incremental evolution) [
4
J
等.虽然这些
方法使得大规模复杂电路的进化实现成为可能，并
且在进化时间上得到一定改善，不过染色体长度较
长以及耗时较大的问题，依然制约着大规模复杂电
路的形成.另外
FPGA
厂商对其产品中配置的形成、
数据流下载格式及相应的校验方法等资料不予开
放，使得直接通过染色体位串下载配置而进行内进
资源评论
