PCB技术中的基于Cadence的高速PCB设计
需积分: 0 145 浏览量
2020-11-09
02:45:21
上传
评论
收藏 140KB PDF 举报
PCB技术中的基于技术中的基于Cadence的高速的高速PCB设计设计
1 引言 随着人们对通信需求的不断提高，要求信号的传输和处理的速度越来越快.相应的高速PCB的应用也
越来越广，设计也越来越复杂.高速电路有两个方面的含义：一是频率高，通常认为数字电路的频率达到或是超
过45MHz至50MHz，而且工作在这个频率之上的电路已经占到了整个系统的三分之一，就称为高速电路.另外从
信号的上升与下降时间考虑，当信号的上升时间小于6倍信号传输延时时即认为信号是高速信号，此时考虑的与
信号的具体频率无关. 2 高速PCB设计的基本内容 高速电路设计在现代电路设计中所占的比例越来越
大，设计难度也越来越高，它的解决不仅需要高速器件，更需要设计者的智慧和仔细的工作，必
1 引言
随着人们对通信需求的不断提高，要求信号的传输和处理的速度越来越快.相应的高速PCB的应用也越来越广，设计也越
来越复杂.高速电路有两个方面的含义：一是频率高，通常认为数字电路的频率达到或是超过45MHz至50MHz，而且工作在这
个频率之上的电路已经占到了整个系统的三分之一，就称为高速电路.另外从信号的上升与下降时间考虑，当信号的上升时间
小于6倍信号传输延时时即认为信号是高速信号，此时考虑的与信号的具体频率无关.
2 高速PCB设计的基本内容
高速电路设计在现代电路设计中所占的比例越来越大，设计难度也越来越高，它的解决不仅需要高速器件，更需要设计者
的智慧和仔细的工作，必须认真研究分析具体情况，解决存在的高速电路问题.一般说来主要包括三方面的设计：信号完整性
设计、电磁兼容设计、电源完整性设计.
2.1 信号完整性(signal integrity)设计
信号完整性是指信号在信号线上的质量.信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数
值.差的信号完整性不是由某一因素导致的，而是由板级设计中多种因素共同引起的.特别是在高速电路中，所使用的芯片的切
换速度过快、端接元件布设不合理、电路的互联不合理等都会引起信号的完整性问题.具体主要包括串扰、反射、过冲与下
冲、振荡、信号延迟等.
2.1.1 串扰(crosstalk)
串扰是相邻两条信号线之间的不必要的耦合，信号线之间的互感和互容引起线上的噪声.因此也就把它分为感性串扰和容
性串扰，分别引发耦合电流和耦合电压.当信号的边缘速率低于1ns时，串扰问题就应该考虑.如果信号线上有交变的信号电流
通过时，会产生交变的磁场，处于磁场中的相邻的信号线会感应出信号电压.一般PCB板层的参数、信号线间距、驱动端和接
收端的电气特性及信号线的端接方式对串扰都有一定的影响.在Cadence的信号仿真工具中可以同时对6条耦合信号线进行串扰
后仿真，可以设置的扫描参数有：PCB的介电常数，介质的厚度，沉铜厚度，信号线长度和宽度，信号线的间距.仿真时还必
须指定一个受侵害的信号线，也就是考察另外的信号线对本条线路的干扰情况，激励设置为常高或是常低，这样就可以测到其
他信号线对本条信号线的感应电压的总和，从而可以得到满足要求的最小间距和最大并行长度.
2.1.2 反射(reflection)
反射和我们所知道的光经过不连续的介质时都会有部分能量反射回来一样，就是信号在传输线上的回波.此时信号功率没
有全部传输到负载处，有一部分被反射回来了.在高速的PCB中导线必须等效为传输线，按照传输线理论，如果源端与负载端
具有相同的阻抗，反射就不会发生了.二者阻抗不匹配会引起反射，负载会将一部分电压反射回源端.根据负载阻抗和源阻抗的
关系大小不同，反射电压可能为正，也可能为负.如果反射信号很强，叠加在原信号上，很可能改变逻辑状态，导致接收数据
错误.如果在时钟信号上可能引起时钟沿不单调，进而引起误触发.一般布线的几何形状、不正确的线端接、经过连接器的传输
及电源平面的不连续等因素均会导致此类反射. 另外常有一个输出多个接收，这时不同的布线策略产生的反射对每个接收端的
影响也不相同，所以布线策略也是影响反射的一个不可忽视的因素.
2.1.3 过冲(overshoot)和下冲(undershoot)
过冲是由于电路切换速度过快以及上面提到的反射所引起的信号跳变，也就是信号第一个峰值超过了峰值或谷值的设定电
压.下冲是指下一个谷值或峰值.过分的过冲能够引起保护二极管工作， 导致过早地失效，严重的还会损坏器件.过分的下冲能够
引起假的时钟或数据错误.它们可以通过增加适当端接予以减少或消除.
2.1.4 振荡(ringing)和环绕振荡(rounding)
振荡的现象是反复出现过冲和下冲.信号的振荡和环绕振荡由线上过度的电感和电容引起的接收端与传输线和源端的阻抗
不匹配而产生的，通常发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱.振荡和环绕振荡同反射一样也
是由多种因素引起的，振荡可以通过适当的端接或是改变PCB参数予以减小，但是不可能完全消除.
在Cadence的信号仿真软件中，将以上的信号完整性问题都放在反射参数中去度量.在接收和驱动器件的IBIS模型库中，
我们只需要设置不同的传输线阻抗参数、电阻值、信号传输速率以及选择微带线还是带状线，就可以通过仿真工具直接计算出
信号的波形以及相应的数据，这样就可以找出匹配的传输线阻抗值、电阻值、信号传输速率，在对应的PCB软件Allegro中，
就可以根据相对应的传输线阻抗值和信号传输速率得到各层中相对应信号线的宽度(需提前设好叠层的顺序和各参数).选择电阻
匹配的方式也有多种，包括源端端接和并行端接等，根据不同的电路选择不同的方式.在布线策略上也可以选择不同的方式：
菊花型、星型、自定义型，每种方式都有其优缺点，可以根据不同的电路仿真结果来确定具体的选择方式.
2.1.5 信号延迟(delay)
评论0