当前的移动设计努力在高耗能(power-rich)的功能性和更长电池寿命的需求之间取得平衡。本文将探讨在混合电压供电的移动设计中，混合电压电平如何提高ICC电源电流及逻辑门如何降低功耗。
低ICCT技术有利于节能
目前，大多数便携设备都备有多个电源轨，但在输入高电平(VIH)低于电源电压(VCC)时，仍可能产生不定功耗。当输入电压为电源轨电平(VIL = Gnd 或 VIH = VCC)时，CMOS一般具有极低的静态ICC和泄漏电流，故是移动应用中逻辑器件的首选技术。不过，若VIH < VCC，会发生这种情况：输入级的PMOS和NMOS晶体管可能均在不同级“导通”，此时传导电流，在
在现代移动设计中，平衡高性能和延长电池寿命是至关重要的挑战。电源技术的进步，特别是创新性的逻辑技术，已经成为实现这一目标的关键。本文聚焦于如何在混合电压供电的移动设计中，通过混合电压电平和优化逻辑门来降低集成电路（IC）的电流消耗，即ICC（全称为Integrated Circuit Current，集成电路电流）。
低ICCT（Integrated Circuit Current Transient，集成电路电流瞬态）技术是节能的一种有效手段。在许多便携式设备中，尽管采用了多电源轨设计，但当输入高电平VIH低于电源电压VCC时，仍然会出现不确定的功耗。CMOS（互补金属氧化物半导体）技术因为其在输入电压为电源轨电平时具有极低的静态ICC和泄漏电流，而在移动应用中被广泛采用。然而，如果VIH小于VCC，输入级的PMOS（P沟道金属氧化物半导体）和NMOS（N沟道金属氧化物半导体）晶体管可能会同时导通，导致电流流动，增加了静态电流ICC。这种状态下的电流增加被称为ICCT电流，它在输入电压接近阈值时引起额外的电源电流消耗。
为了减少这种功耗，飞兆半导体等公司开发了低ICCT门电路技术。这种技术通过专有的输入电压设计降低了输入阈值电压，扩大了输入电压范围，同时保持了有效的逻辑低电平VIL不变。例如，通过重新设计输入结构，当输入电压VIH为2.5V时，相比于标准CMOS门电路，低ICCT门电路的静态功耗可以降低100%，从而极大地减少了功耗。
表1展示了不同VIH条件下的节能潜力，表明在各种VCC/VIN条件下，低ICCT门电路能显著减少ICCT电源电流，从而降低静态功耗。飞兆半导体提供的低ICCT门电路系列（如NC7SVL）不仅在功耗控制上表现出色，还提供了微小的封装尺寸，如1.0x1.0mm的MicroPak 2封装，这有助于进一步节省空间，满足便携设备对小型化的需求。
通过采用低ICCT技术，系统设计师可以在保证功能丰富的同时，有效地降低电源电流，延长便携设备的电池寿命。在面对越来越复杂和功耗敏感的移动应用时，这种技术的应用显得尤为关键。通过选择支持低ICCT特性的逻辑组件，设计者可以确保其系统在保持高性能的同时，也具备出色的能效，这对功率预算紧张的便携式应用尤为重要。
