一种基于PWM的CMOS数据接口电路设计
需积分: 0 128 浏览量
2020-11-08
19:01:20
上传
评论
收藏 184KB PDF 举报
一种基于一种基于PWM的的CMOS数据接口电路设计数据接口电路设计
摘要：给出了一个基于0.25 m标准CMOS工艺的高速数据接口电路。采用PWM（脉宽调制）技术和PLL（锁相
环路）结构，降低了CRC（时钟恢复电路）的复杂程度。系统数据传输速达到400Mbps。适于接口数目有限，
时钟恢复电路尽可能简单的电路系统。对实现片上IP核之间、乃至芯片之间的互连有参考意义。 1 引言
随着电路系统需求的扩展，集成电路设计与制造技术的进步，现代数字系统多工作在几百Mbps的速率上，这
些高速系统常包含多个电路模块。系统中不同模块间的接口十分重要，它一般采用总线结构。为了获得更高的
数据传输速率必须增加内部总线宽度，实际应用中，采用更大芯片面积和更多端口数目。这类问
摘要：给出了一个基于0.25 m标准CMOS工艺的高速数据接口电路。采用PWM（脉宽调制）技术和PLL（锁相环路）结
构，降低了CRC（时钟恢复电路）的复杂程度。系统数据传输速达到400Mbps。适于接口数目有限，时钟恢复电路尽可能简
单的电路系统。对实现片上IP核之间、乃至芯片之间的互连有参考意义。
1 引言
随着电路系统需求的扩展，集成电路设计与制造技术的进步，现代数字系统多工作在几百Mbps的速率上，这些高速系统
常包含多个电路模块。系统中不同模块间的接口十分重要，它一般采用总线结构。为了获得更高的数据传输速率必须增加内部
总线宽度，实际应用中，采用更大芯片面积和更多端口数目。这类问题也出现在板级系统中。为此，提出一个端口同时传输多
个比特的概念以解决该问题，即采用调制技术，在电路中将数据与时钟信号合并为一个通道以减少端口数。为解调该信号，接
收端则采用时钟恢复电路(CRC)从数据流中提取时钟信号。常用的调制技术包括PPM[1]，PCM及PWM[2,3]。
给出了一采用PWM，传输速率达400Mbps的数据接口电路。用脉冲宽度对数据进行编码，并保证含时钟周期上升沿，将
时钟信号嵌入到编码后的数据中，这样在接收端很容易以传统的PLL恢复出时钟。可用PLLVC输出来解PWM编码信号，这样
电路几乎就只需一个PLL。由于接收信号每个周期都有上升沿，避免了数据格式不同引起的电平与时间偏移。
2 基本原理与系统结构
PWM的脉宽值T与数据速率D可以分别表示为：
上式中N表示每符号的比特数，R表示符号率， 为单位脉宽。为简化电路设计，我们取N＝2。PWM发送单元包括一串/并
转换，PWM调制器，发送PLL，二分频器及接口电路。接收单元包括接口电路，PWM解调器，接收PLL，并/串转换。
每2bit的数据通过串/并转换合并对应为一个符号。00, 01, 10, 11四个不同符号分别对应不同的脉宽。每个符号对应2bit信
息，因而采用二分频电路。CLK经二分频后作为PLL的参考时钟。PLL中的VCO能产生五种时钟相位供PWM调制器使用。
PWM由VCO的第一个相位输出触发实现同步，由另外四个中的一个来复位，实现了上升沿触发同步，脉冲宽度编码的PWM
发送电路。
接收电路与发送电路工作过程相反，接收到的PWM信号首先经过接口电路转化为全摆幅CMOS电平。然后一路送PLL，
一路接收PWM，接收PLL与发送PLL相似，只是在各相输出后产生五个附加相，这五个附加相准确定位，用以检测PWM编码
信号的下降沿，由图1可知只要确定了下降沿，符号就能被解码成2bit的信号，经并/串转换输出。
电路的功耗主要来源于PWM编、解码器及接收、发送PLL。若N增加，上升、下降过程的密度减少，发送与接收单元功耗
也随之减少。发送与接收PLL的功耗由下式决定：
评论0
最新资源