简要介绍广泛应用于雷达信号处理中的恒虚警率（CFAR）的基本原理。通过对数据流的分析，依据CFAR算法规则简单的特点，提出一种基于FPGA的实现方案，并详细介绍用FPGA实现CFAR的原理、电路组成和各部分电路的设计方法。
雷达系统通常要求能够在比热噪声更为复杂和不确知的背景环境中检测目标的存在并保持给定的虚警概率，为此，必须采用自适应门限检测电路。利用自动检测电路来估测接收机的输出，以保持一个恒虚警率的系统便称为恒虚警率（CFAR）系统。CFAR技术是雷达自动检测系统中给检测策略提供检测阈值，其关键是选定一个合适的自适应检测门限来保持目标检测时虚警概率的恒定，以期在检测的“虚警”和“漏检”间寻找到一个最佳平衡点。
实现CFAR处理，传统方案是采用DSP加软件的方法实现，即用通用DSP芯片构造硬件处理机平台，通过编写处理软件实现CFAR算法。这种方案对于距离分辨率不高的宽脉冲雷达来说，是一种简单可行的方法，但对于窄脉冲雷达，由于距离维采样频率很高，要求处理机硬件平台提供超高的运算速度，FPGA以其高的处理速度成为实现CFAR算法的一种好的选择。
本文提出一种基于FPGA的实现方案，该方案依据CFAR算法的独立性、规则性、算法的简单性和运算密集性等特点，仅用了一个加法器、两个乘法器和一个比较器加以实现，并且通过改变系统中的D触发器的级联数就可实现不同前、后窗长度的处理。
