EDA/PLD中的MPEG-2传输流解复用在内嵌ARM核的FPGA上的实现

摘??? 要：本文介绍了MPEG-2传输流解复用的原理，使用内嵌ARM的FPGA芯片EPXA10实现了MPEG-2传输流的解复用，并从硬件设计和软件结构两个方面详细地介绍了设计思想。　　关键词： ARM；FPGA；MPEG-2；解复用 引言　　随着芯片技术的发展，FPGA的容量已经达到上百万门级，从而使FPGA成为设计的选择之一。Altera公司的FPGA芯片EPXA10应用SOPC技术，集高密度逻辑(FPGA)、存储器(SRAM)及嵌入式处理器(ARM)于单片可编程逻辑器件上，实现了RISC和FPGA的完美结合。本文使用EPXA10芯片，利用片上的ARM微处理器对MPEG-2传输流进行解码 在现代数字媒体处理中，MPEG-2传输流解复用是一个至关重要的步骤，它涉及到高效的数据传输和处理。本文重点探讨了如何在基于EDA/PLD技术的嵌入式系统中，特别是在内嵌ARM核的FPGA（Field-Programmable Gate Array）平台上实现这一功能。具体来说，使用的芯片是Altera公司的EPXA10，它是一种System-on-a-Programmable-Chip (SOPC)解决方案，集成了高性能的FPGA逻辑、SRAM存储和32位ARM922T处理器。 我们来看MPEG-2传输流解复用的基本原理。MPEG-2标准包括系统层、视频层和音频层，其中系统层负责管理音视频数据的复用和同步。传输流（Transport Stream, TS）是系统层的一种形式，主要用于错误容忍性较高的环境，如数字电视广播。TS由188字节的包组成，包含同步字节和包标识符（PID），用于区分不同类型的包，如视频、音频或系统信息。关键在于通过解析传输流中的节目关联表（PAT）和节目映射表（PMT）来定位和分离不同节目的音视频流。 EPXA10芯片提供了理想的平台来实现这一解复用过程。ARM922T处理器可以处理解码和解复用的计算任务，而FPGA部分则可以根据需求定制逻辑，以处理高速的数据流和接口操作。在硬件设计层面，FPGA通过高级高性能总线（Advanced High-performance Bus, AHB）与ARM处理器交互，可以根据需要定义为主模块或从模块。此外，FPGA内部的存储资源和SDRAM控制器可以支持大量数据的快速交换。用户还可以通过DMA（Direct Memory Access）模块优化数据传输到外部存储器的效率。 在软件结构方面，ARM处理器可能需要运行定制的固件或软件来解析TS包，提取PAT和PMT信息，进而根据PID筛选出特定的TS包。这涉及到复杂的协议解析和数据处理算法，需要高效的编程技巧和对MPEG-2标准的深入理解。此外，设备可能还需要支持通过UART、以太网接口和JTAG调试端口与外部系统进行通信，以便程序的下载和调试。 该文详细阐述了如何在EPXA10 FPGA平台上，利用内嵌的ARM处理器实现MPEG-2传输流的解复用。这种方法充分利用了SOPC技术的优势，实现了软硬件的协同工作，降低了系统复杂性，提高了处理速度，是现代数字媒体处理领域的一个典型应用实例。