没有合适的资源?快使用搜索试试~ 我知道了~
Coo1Runner-Ⅱ器件实现SRAM控制器
1 下载量 77 浏览量
2020-11-17
06:58:36
上传
评论
收藏 306KB PDF 举报
温馨提示
试读
4页
DMA传输时,16位的SRAM用来存储来自CPU/IDE的数据。SRAM分为两个块,分别是Buffer1(0x00~0xff)和Buffer2(0x100~Oxlff)。 如图所示为SRAM控制器状态机,读写SRAM都是由此状态机完成的。 如图 SRAM控制器状态机 DMA访问SRAM的优先级高于CPU。当DMA状态机正在访问SRAM时,如果发生CPU请求SRAM访问,连接到CPU的ready信号将一直保持低电平,等待DMA完成;当DMA访问SRAM时,ready信号有效,告诉CPU可以操作。每个状态描述如下。 (1)IDLE 没有读/写操作时,SRAM状态机默认在空闲状态。在此
资源推荐
资源评论
资源评论
weixin_38565631
- 粉丝: 2
- 资源: 913
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 5uonly.apk
- 2023-04-06-项目笔记 - 第一百十九阶段 - 4.4.2.117全局变量的作用域-117 -2024.04.30
- 2023-04-06-项目笔记 - 第一百十九阶段 - 4.4.2.117全局变量的作用域-117 -2024.04.30
- 前端开发技术实验报告:内含4四实验&实验报告
- Highlight Plus v20.0.1
- 林周瑜-论文.docx
- 基于MIC+NE555光敏电阻的声光控电路Multisim仿真原理图
- 基于JSP毕业设计-基于WEB操作系统课程教学网站的设计与实现(源代码+论文).zip
- 基于LM324和LM386的音响放大器Multisim仿真+PCB电路原理图
- Python机器学习与数据挖掘环境配置与库验证
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功