设计了一种片上系统(SoC)复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态,采用多级D触发器进行滤波提升抗干扰能力,并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时,完成了可测性设计(DFT)。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90 ?滋s以下的外部干扰信号,并能正确产生系统所需的复位信号。
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~