基于可逆触发器的可逆移位寄存器设计方法 (2014年)

为了进一步提高可逆时序逻辑电路设计方法的通用性和改善可逆电路性能指标，以可逆主从D触发器为基本单元，通过将时钟信号及垃圾位信号级联再利用，提出了一种可逆串行移位寄存器优化设计方案。在此基础上，通过目标函数构造及变换构建带有移位控制的单元模块，设计了满足串行输入串/并行输出功能的n位可逆双向移位寄存器。设计结果表明，采用方法所设计的可逆移位寄存器具有较优的性能指标，且对于双向移位寄存器综合具有较好的通用性。