降低高性能CPU电源中的元件成本

在高性能CPU电源设计中，降低元件成本的同时满足日益增长的性能需求是一项挑战。新处理器对电源的要求更加严格，包括快速的负载阶跃响应、严格的输出电阻限制以及快速的输出变化。这些要求使得选择合适的控制器成为关键。 传统的解决方案，例如四相控制器，能够提供最小纹波电流以实现快速的负载阶跃响应。然而，提高开关频率以应对负载瞬变需要低导通电阻的MOSFET来减少高频开关损耗。同时，大带宽的控制器可能不稳定，而降低带宽又会限制环路响应速度。此外，大容量电容虽然可以提供更大的电流阶跃，但会增加成本和PCB面积，过多的电容也可能影响动态输出电压的响应。 新型的多相同步降压式控制器解决了这些问题。它们具有高速稳定的反馈环路，能够在降低成本的同时减小设计尺寸。通过适当的补偿，控制器能够处理最大负载阶跃而不会引起振荡。控制器可以同时开启多个相位，从而增加可用电流，减少对大电容的需求。 在设计过程中，首先要考虑的是电感的选择。电感值应根据输出纹波要求来确定，确保纹波电流峰峰值低于电感最大直流电流的一半。例如，在四相VRD电源中，330kHz的开关频率下，电感值至少应为320nH。电感的直流电阻也会影响电流检测，通常选择DCR约为Ro的1/2到3/2。 输出电容的计算涉及到负载阶跃响应和输出滤波。电源必须在规定时间内提供所需电压阶跃，同时保持适当的过冲限制。大电容组的ESR应小于压降电阻的两倍，以确保平滑的电压卸载。例如，对于450mV的阶跃和50mV的过冲限制，电容值应在3.92到43mF之间。同时，电容的ESL也需要足够低，以限制高频振荡。 MOSFET的选择要考虑RDSON以减少传导损耗，以及CISS以缩短导通时间。同步MOSFET的CRSS与CISS之比应保持在1/10以下，以防止主器件和同步器件同时导通。同步MOSFET的关断时间应短于驱动器的死区时间，以确保有效控制。 降低高性能CPU电源中的元件成本需要综合考虑控制器、电感、电容和MOSFET的选择。通过优化这些元件，可以在满足处理器苛刻要求的同时降低成本和设计复杂性。