EDA/PLD中的基于NCO IP core的Chirp函数实现设计

0 引 言 　　IP就是知识产权核或者知识产权模块的意思。在EDA技术和开发领域具有十分重要的作用，在半导体产业中IP定义为用于ASIC或FPGA／CPLD中预先设计好的电路功能模块。IP可以分为软IP，固IP和硬IP三种。 　　随着电子系统的越来越复杂，PLD设计的越来越庞大，这就增加了市场对IP核的需求，各大FPGA／CPLD厂商陆续推出了许多IP核。例如：FIR(有限冲击响应)数字滤波器core；FFT(快速傅里叶变换)core，NCO(数控振荡器)core等，在设计中如果使用了这些知识产权核可以大大简化FPGA／CPLD的设计，加速设计速度，缩短研发周期，并且较之于开发者自己的设计 在电子设计自动化（EDA）和可编程逻辑器件（PLD）领域，IP核心（Intellectual Property Core）扮演着至关重要的角色。IP核心是预先设计好的电路功能模块，用于ASIC（专用集成电路）或FPGA（现场可编程门阵列）/CPLD（复杂可编程逻辑器件）中，以加速设计过程并提升设计效率。IP核心可分为软IP（以源代码形式提供）、固IP（以网表或门级模型提供）和硬IP（以物理布局形式提供）。 随着电子系统复杂性的增加，对IP核心的需求也日益增长。各大FPGA/CPLD制造商纷纷推出各种IP核心，如FIR滤波器、FFT处理器和NCO（数控振荡器）。这些IP核心具有优化的性能，包括更快的运算速度、更高的精度以及更好的信噪比（SNR）和失真抑制比（SFDR）等参数。 本设计关注的是基于NCO IP核心实现的Chirp函数。Chirp函数在射电天文信号处理中用于消除色散效应，特别是在电磁波经过不同媒介时。线性和非线性Chirp函数在频域上有不同的频率随时间的变化特性，它们的关键在于能够在每个时间点实时调整频率控制字，以生成所需频率输出。 NCO IP核心通过相位累加或CORDIC算法生成离散的正弦波信号。频率输出与输入控制字（包括初始频率控制字和调制频率控制字）相关，通过改变频率控制字ψINC，可以调整输出频率。具体而言，初始频率f0由累加器精度M和输入时钟频率fclk确定。设计者可以通过专门的工具，如Altera的QuartusⅡ软件中的MegaWizard Plug-In Manager，自动计算出所需频率控制字。 为了实现Chirp函数，设计还包括频率控制字寄存器和驱动单元。频率控制字寄存器是一个片上ROM，存储不同输出频率对应的相位累加器控制字。驱动单元则负责根据Chirp函数的频率变化规律（例如，从1 MHz到16 MHz，每次增加1 MHz），向NCO IP核心提供相应的ψINC。 基于NCO IP核心的Chirp函数实现设计是一项关键的技术，它能有效地简化FPGA/CPLD的设计流程，提高系统性能，并适应复杂的射电天文信号处理需求。通过精确控制频率控制字，可以动态生成符合特定频率变化规律的Chirp信号，这对于射电天文学和无线通信等领域的应用至关重要。