Charge trapping in surface accumulation layer of heavily doped j...

### Charge Trapping in Surface Accumulation Layer of Heavily Doped Junctionless Nanowire Transistors #### 摘要 本文研究了通过飞秒激光光刻技术在重掺杂绝缘体上硅（SOI）晶圆上制造的无结纳米线晶体管（Junctionless Nanowire Transistor, JNT）的表面积累层中的电荷捕获现象。当栅极电压高于平带电压时，积累区的导电性完全被抑制。提取得到的积累层中低场电子迁移率估计为1.25 cm²·V⁻¹·s⁻¹。在6K下测量的时间依赖性漏电流表明，在Si-SiO₂界面处存在一种复杂的陷阱状态，该状态位于带隙内。积累层中受到抑制的漏电流和相对较低的电子迁移率可以通过大量界面电荷陷阱导致的库仑散射来很好地解释。电荷捕获效应和界面态上的散射是导致积累区域中电子迁移率降低的主要原因。 #### 关键词 - 无结纳米线晶体管 (Junctionless Nanowire Transistor, JNT) - 陷阱 (Trap) - 飞秒激光光刻 (Femtosecond Laser Lithography) - 电子迁移率 (Electron Mobility) #### 正文 ##### 引言 近年来，随着半导体器件尺寸的迅速缩小，对新型器件结构的研究变得越来越重要。其中，无结纳米线晶体管作为一种极具潜力的微缩化解决方案受到了广泛的关注。与传统的晶体管相比，无结纳米线晶体管具有更小的尺寸、更低的功耗以及更高的性能。然而，随着尺寸的减小，表面效应变得更加显著，特别是电荷捕获现象，这直接影响着器件的性能。 #### 实验方法 本研究采用了飞秒激光光刻技术来制造重掺杂的无结纳米线晶体管。这种技术能够在纳米尺度上精确地控制器件的几何形状，从而实现高性能的纳米电子器件制造。具体而言，实验是在重掺杂的绝缘体上硅（SOI）晶圆上进行的，通过精细的光刻过程形成纳米线结构，并进一步通过栅极电压调控器件的性能。 #### 结果与讨论 1. **电荷捕获效应**：研究发现，当栅极电压超过平带电压时，积累层中的导电性会完全被抑制。这意味着在高栅极电压下，表面积累层中的电荷被捕获，形成了一个稳定的陷阱状态。 2. **电子迁移率**：通过对漏电流的测量，研究人员能够提取出积累层中的低场电子迁移率。结果显示，积累层中的电子迁移率仅为1.25 cm²·V⁻¹·s⁻¹，这一数值远低于传统硅基晶体管中的电子迁移率，说明积累层中的电荷捕获现象对电子传输产生了显著的影响。 3. **界面电荷陷阱的影响**：在6K的低温下，时间依赖性漏电流测量揭示了在Si-SiO₂界面处存在的复杂陷阱状态。这些陷阱状态位于带隙内，能够捕获并释放电子，从而影响积累层中的电子迁移率。 4. **库仑散射效应**：研究指出，积累层中受到抑制的漏电流和较低的电子迁移率可以通过大量界面电荷陷阱导致的库仑散射来解释。这种散射效应显著降低了电子的平均自由程，进而减少了电子的有效迁移率。 #### 结论 通过对重掺杂无结纳米线晶体管的表面积累层进行深入研究，本文揭示了电荷捕获效应对器件性能的重要影响。研究结果表明，电荷捕获效应和界面态上的散射是导致积累区域中电子迁移率下降的主要因素。这些发现对于优化纳米电子器件的设计和提高其性能具有重要的意义。未来的研究方向可能包括开发新的材料或工艺技术来减少电荷捕获现象，以及探索其他可以提高电子迁移率的方法。