如今的产品生命周期可能短至六个月,因此在这种情况下要想取得定制ASIC的低成本、低功耗和高性能优势几乎是不可能的。定制ASIC的设计周期通常要一年左右,这通常要比终端产品的生命周期还要长。另外,标准单元ASIC还具有NRE费用(非重复工程成本),对于基本的0.13微米设计,该成本约为30万美元,而对于具有复杂IP内容的90nm设计将超过100万美元。因而当每年的批量小于10万片时,从经济角度看就不具有可行性。为此人们研发出了平台化或结构化ASIC,它们具有预设计的IP块和可编程的ASIC门,可显著降低成本并缩短设计周期。这种方案将设计周期从一年甚至更长的时间缩短到几个月,还将NRE成本降低到大约15万美元,不过与门阵列相关的较大尺寸使得单片成本过高而无法补偿NRE。利用现成的标准微控制器来实现设计通常会较快且具有较高的成本效益,许多微控制器都是系统级芯片(SoC),能够提供大量的网络功能和人机接口功能,例如LCD控制器和相机接口。这些现成的SoC常常具有所有功能,性能高且成本低,采用基于单元的ASIC即可实现。但是,需要硬件加速的一些设计中要求一些高强度运算的功能,如Turbo编码、G