没有合适的资源?快使用搜索试试~ 我知道了~
AD9914中文翻译,高速DDS,翻译,中文文档
需积分: 5 0 下载量 146 浏览量
2023-12-18
20:09:31
上传
评论
收藏 3.12MB PDF 举报
温馨提示
试读
60页
3.5 GSPS 内部时钟速度 ► 集成 12 位数字转换器 ► 频率调谐分辨率高达 190 pHz ► 16 位相位调谐分辨率 ► 12 位幅度缩放 ► 可编程模数 ► 自动线性和非线性扫频能力 ► 32 位并行数据路径接口 ► 8 个频率/相位偏移配置文件 ► 相位噪声:−128 dBc/Hz(1396 MHz 时偏移 1 kHz) ► 宽带 SFDR < −50 dBc ► 串行或并行输入/输出控制 ► 1.8 V/3.3 V 电源 ► 软件和硬件控制的关断
资源推荐
资源详情
资源评论
3.5 GSPS 直接数字频率合成器,带 12 位 DAC
特征
功能框图
► 3.5 GSPS 内部时钟速度
► 集成 12 位数字转换器
► 频率调谐分辨率高达 190 pHz
► 16 位相位调谐分辨率
► 12 位幅度缩放
► 可编程模数
► 自动线性和非线性扫频能力
► 32 位并行数据路径接口
► 8 个频率/相位偏移配置文件
► 相位噪声:−128 dBc/Hz(1396 MHz 时偏移 1 kHz)
► 宽带 SFDR < −50 dBc
► 串行或并行输入/输出控制
► 1.8 V/3.3 V 电源
► 软件和硬件控制的关断
► 88 引脚 LFCSP 封装
图
1.
► 锁相环参考 CLK 乘数
► 相位调制能力
► 调幅能力
数据表
公元 991
4
数据表 AD9914
analog.com G 修订版 |2之60
应用
数据表 AD9914
analog.com G 修订版 |4之60
► 敏捷 LO 频率合成
► 可编程时钟发生器
► 用于雷达和扫描系统的调频线性调频源
► 测试和测量设备
► 声光设备驱动程序
► 极性调制器
► 快速跳频
G 修订版
ADI 公司提供的信息 被认为是“按原样”准确可靠的。但是,模拟公司不承担任何责任
供其使用的设备,也不用于因使用而可能侵犯第三方专利或其他权利的设备。规格如有更改 ,恕不另行通知。ADI 公司的任何专利或专利权均
未以暗示或其他方式授予许可。商标和注册商标是其各自所有者的财产。
目录
特
征。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
。。。。。。。。。。。。。。。。。。。。。。 1
应
用。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
。。。。。。。。。。。。。。。。。 1
功能框图 1
概述.......................四
规
格。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
。。。。。。。。。。。。。。。。 5 直流规格 5
交流规格 6
绝对最大额定值。..................................9
热性能 9
防静电注意事项 9
引脚配置及功能说明...10
典型性能特征...................12
等效电路 16
操作理论 17
单音模式 17
配置文件调制模式......................17
数字斜坡调制模式 17
并行数据端口调制模式 17
可编程模数模式 18
模式 优先级 18
功能块细节 20
DDS 核心 20
修订历史
6/2022—修订版 F 至 G 修订版
12 位 DAC 输出 21
DAC 校准输出 21
重建过滤器 21
时钟输入
(REF_CLK/REF_CLK)...................22
输出移位键控 (OSK)23
数字斜坡发生器 24
文档反馈
数据表 AD9914
analog.com G 修订版 |5之60
掉电控制 29 个编程和功能引脚...............31
串行编程 34
控制接口—串行输入/输出 34
一般串行输入/输出操作 34
指令 字节 34
串行输入/输出端口引脚说明 34
串行输入/输出时序图 35
MSB/LSB 转账 35
并行编程(8 位/16 位)...............................36
寄存器映射和位说明 37
寄存器位说明 41
外形尺寸 48
订购指南...........................48
评估板 48
对基本 DDS 电源、PLL 禁用参数和基本 DDS 电源(启用 PLL)的更改
参数,表 1......................................................................................5
SYNC_CLK 输出驱动器、占空比参数、数据延迟(流水线延迟)的更改
参数,以及 SCLK 时钟速率(1/t
CLK
)参数,表 2.....................................................................6
表 5 的变化
对图 12 标题的更改.......................................................................................................................13
对图 14 标题的更改 13
添加了 图 22;按顺序重新编号。15
更改为图 23。...............................15
操作理论部分的变化 17
对配置文件调制模式部分的更改.............................................................17
数字斜坡调制模式部分的更改 17
对并行数据时钟(SYNC_CLK)部分的更改..................17
对可编程 Modulus 模式部分的更改。18
对重建过滤器部分的更改 21
Ch 指向 REF_CLK/REF_CLK 概述部分和图 33............
对直接驱动 REF_CLK/REF_CLK 部分的更改。22
嫦娥到锁相环(PLL)乘法器部分 22
对 PLL 锁定指示部分的更改..............23
DRG 概述部分和表 9 的更改
新增表 10;按顺序重新编号。.....................................24
DRG 边坡控制部分的变更 25
DRG 限制控制部分的更改....................................................................26 目录
对图 39 的更改 26
对无驻留斜坡生成部分和图 40 的更改。......27
对拖车销部分的更改 29
DRG 模式下频率跳跃功能的变化部分和图 41........................................29
对掉电控制部分的更改 29
对编程和功能引脚部分的更改.................................31
表 15 的变化 37
对表 16 的修改..........................................................................................42
表 17 的变化 43
表 18 的变化 44
对低频跳转寄存器的更改 - 地址 0x09 部分和表 25...................................... 45
剩余59页未读,继续阅读
资源评论
Plus1129
- 粉丝: 0
- 资源: 3
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功