张逸凯_171840708_数字电路作业41

需积分: 0 0 下载量 61 浏览量 2022-08-04 17:03:37 上传评论收藏 2.08MB PDF 举报

温馨提示

试读

11页

张逸凯_171840708_数字电路作业41

资源详情

资源评论

资源推荐

6.9
6.16
6.20
6.21
6.26
6.44(a,b)
6.50
6.77
6.80
6.82
6.96
6.100
6.101

6.9  
解:
当 IN == 0 ,  IN 为低态输入时, 其中3个与非门从低态到高态，而另外3个与非门从高态到低态。(由 IN
输入和真值表列举可知)
同理, 当 IN == 1 ,  IN 为高态输入时, 
因为这里 74LS 的芯片传播延迟最大值 相等, 并且在电路图中低态到高态的与非门数量一样,
所以对单个与非门采用最坏情况的延迟量计算时对结果并没影响.

