ep4ce15 引脚表1
需积分: 0 76 浏览量
2022-08-03
18:12:52
上传
评论
收藏 182KB PDF 举报
PT-EP4CE15-1.3
Copyright © 2013 Altera Corp.
Pin List Page 1 of 8
Bank
Number
VREFB
Group
PinName/
Function
Optional
Function(s)
Configuration
Function
F484
F256/
U256/
M256
M164 E144 (4) DQS for X8/X9 in F484 DQS for X16/X18 in F484 DQS for X32/X36 in F484 DQS for X8/X9 in F256/U256 DQS for X16/X18 in F256/U256 DQS for X8/X9 in M164 DQS for X8/X9 in E144
B1 VREFB1N0 IO H5
B1 VREFB1N0 IO DIFFIO_L1p B2 DQ2L DQ1L DQ1L
B1 VREFB1N0 IO DIFFIO_L1n B1 DQ2L DQ1L DQ1L
B1 VREFB1N0 IO G5
B1 VREFB1N0 IO DIFFIO_L2p nRESET E4 DQ2L DQ1L DQ1L
B1 VREFB1N0 IO DIFFIO_L2n E3 DQ2L DQ1L DQ1L
B1 VREFB1N0 IO DIFFIO_L3p C2 B1 C1 DQS2L/CQ3L,CDPCLK0
B1 VREFB1N0 IO DIFFIO_L3n C1 DQ2L DQ1L DQ1L
B1 VREFB1N0 IO DIFFIO_L4p D2 C2 DQ2L DQ1L DQ1L
B1 VREFB1N0 IO DIFFIO_L4n DATA1,ASDO D1 C1 D2 6
B1 VREFB1N0 IO VREFB1N0 H7 F3 D1 7
B1 VREFB1N0 IO DIFFIO_L5p H6 DQ2L DQ1L DQ1L
B1 VREFB1N0 IO DIFFIO_L5n J6 DQ2L DQ1L DQ1L
B1 VREFB1N0 IO DIFFIO_L6p FLASH_nCE,nCSO E2 D2 E1 8
B1 VREFB1N0 IO DIFFIO_L6n E1 D1 DQ1L DQ1L
B1 VREFB1N0 IO DIFFIO_L7p F2 DM2L DM1L0/BWS#1L0 DM1L0/BWS#1L0
B1 VREFB1N0 IO DIFFIO_L7n F1 DQ0L DQ1L DQ1L
B1 VREFB1N0
IO DIFFIO_L8p G4
B1 VREFB1N0 IO DIFFIO_L8n G3
B1 VREFB1N1 nSTATUS nSTATUS K6 F4 E2 9
B1 VREFB1N1 IO DIFFIO_L9p L8
B1 VREFB1N1 IO DIFFIO_L9n K8 G5
B1 VREFB1N1 IO DIFFIO_L10p J7 F2
B1 VREFB1N1 IO DIFFIO_L10n K7 F1
B1 VREFB1N1 IO J4 G2 F2 10 DQS0L/CQ1L,DPCLK0
B1 VREFB1N1 IO DIFFIO_L11p H2 DQ0L DQ1L DQ1L
B1 VREFB1N1 IO DIFFIO_L11n H1 DQ0L DQ1L DQ1L
B1 VREFB1N1 IO VREFB1N1 J3 G1 F1 11
B1 VREFB1N1 IO DIFFIO_L12p J2 DQ0L DQ1L DQ1L
B1 VREFB1N1 IO DIFFIO_L12n J1 DQ0L DQ1L DQ1L
B1 VREFB1N1 DCLK DCLK K2 H1 F3 12
B1 VREFB1N1 IO DATA0 K1 H2 G1 13
B1 VREFB1N1 nCONFIG nCONFIG K5 H5 G2 14
B1 VREFB1N1 TDI TDI L5 H4 G3 15
B1 VREFB1N1 TCK TCK L2 H3 H2 16
B1 VREFB1N1 TMS TMS L1 J5 H1
18
B1 VREFB1N1 TDO TDO L4 J4 H3 20
B1 VREFB1N1 nCE nCE L3 J3 H4 21
B1 VREFB1N1 CLK1 DIFFCLK_0n G1 E1 J1 23
B2 VREFB2N0 CLK2 DIFFCLK_1p T2 M2 K3 24
B2 VREFB2N0 CLK3 DIFFCLK_1n T1 M1 J3 25
B2 VREFB2N0 IO DIFFIO_L13p L6 DQ0L DQ1L DQ1L
B2 VREFB2N0 IO DIFFIO_L13n M6 DQ0L DQ1L DQ1L
B2 VREFB2N0 IO DIFFIO_L14p M2 J2 DQ0L DQ1L DQ1L DQ1L
B2 VREFB2N0 IO DIFFIO_L14n M1 J1 DQ1L DQ1L DQ1L
B2 VREFB2N0 IO DIFFIO_L15p M4 DM0L DM1L1/BWS#1L1 DM1L1/BWS#1L1
B2 VREFB2N0 IO DIFFIO_L15n M3 DQ1L DQ3L DQ1L
B2 VREFB2N0 IO DIFFIO_L16p N2 K6 DQ1L DQ3L DQ1L
B2 VREFB2N0 IO DIFFIO_L16n N1 L6 DQ1L DQ3L DQ1L
B2 VREFB2N0 IO L7
B2 VREFB2N0 IO VREFB2N0 M5 L3 K1 28
B2 VREFB2N0 IO DIFFIO_L17p P2 DQ1L DQ3L DQ1L
B2 VREFB2N0 IO DIFFIO_L17n
P1 DQ1L DQ3L DQ1L
B2 VREFB2N0 IO DIFFIO_L18p R2 DQ1L DQ3L DQ1L
B2 VREFB2N0 IO DIFFIO_L18n R1 K1 DQ1L DQ3L DQ1L DQ1L
B2 VREFB2N0 IO N5 DQ1L DQ3L DQ1L
B2 VREFB2N0 IO DIFFIO_L19p P4 L2 L2 30 DQS1L/CQ1L#,DPCLK1 DQS1L/CQ1L#,DPCLK1 DQS1L/CQ1L#,DPCLK1 DQS1L/CQ1L#,DPCLK1
B2 VREFB2N0 IO DIFFIO_L19n P3 L1 K2 DQ1L DQ3L DQ1L DQ1L
B2 VREFB2N0 IO DIFFIO_L20p U2 DM1L/BWS#1L DM3L0/BWS#3L0 DM1L2/BWS#1L2
B2 VREFB2N0 IO DIFFIO_L20n U1 DQ3L DQ3L DQ1L
B2 VREFB2N0 IO DIFFIO_L21p V2 DQ3L DQ3L DQ1L
B2 VREFB2N0 IO DIFFIO_L21n V1 DQ3L DQ3L DQ1L
B2 VREFB2N0 IO P5
B2 VREFB2N0 IO DIFFIO_L22p N6 DQ3L DQ3L DQ1L
B2 VREFB2N0 IO DIFFIO_L22n M7
B2 VREFB2N1 IO DIFFIO_L23p M8
B2 VREFB2N1 IO DIFFIO_L23n N8
B2 VREFB2N1 IO DIFFIO_L24p W2 DQ3L DQ3L DQ1L
B2 VREFB2N1 IO DIFFIO_L24n W1 DQ3L DQ3L DQ1L
B2 VREFB2N1 IO DIFFIO_L25p Y2 DQ3L DQ3L
DQ1L
B2 VREFB2N1 IO DIFFIO_L25n Y1 DQ3L DQ3L DQ1L
B2 VREFB2N1 IO VREFB2N1 T3 K2 L1 31
B2 VREFB2N1 IO DIFFIO_L26p N7
B2 VREFB2N1 IO DIFFIO_L26n P7
B2 VREFB2N1 IO DIFFIO_L27p N2 DQ1L
B2 VREFB2N1 IO DIFFIO_L27n AA1 N1 DQ3L DQ3L DQ1L DQ1L
B2 VREFB2N1 IO RUP1 V4 K5 M1 32 DQ1L
B2 VREFB2N1 IO RDN1 V3 L4 M2 33 DQ1L
B2 VREFB2N1 IO DIFFIO_L28p P6
B2 VREFB2N1 IO DIFFIO_L28n R5
B2 VREFB2N1 IO T4 R1 DQS3L/CQ3L#,CDPCLK1 DQS3L/CQ3L#,CDPCLK1
B2 VREFB2N1 IO DIFFIO_L29p T5 P2 DM3L/BWS#3L DM3L1/BWS#3L1 DM1L3/BWS#1L3 DQ1L
B2 VREFB2N1 IO DIFFIO_L29n R6 P1 DM1L/BWS#1L
B2 VREFB2N1 IO DIFFIO_L30p R7
Pin Information for the Cyclone® IV EP4CE15 Device
Version 1.3
Notes (1), (2), (3)
评论0