实验二 单周期 CPU 取指译码实验
MIPS 架构 CPU 的传统流程可分为取指、译码、执行、访存、回写(Instruction
Fetch, Decode, Execution, Memory Request, Write Back),五阶段。实验一完成了
执行阶段的 ALU 部分,并进行了简单的访存实验,本实验将实现取指、译码两
个阶段的功能。
取指阶段可分为 PC 自增和访问指令存储器,PC 随着时钟周期变化自增,输
出地址及使能信号,传至指令存储器,读出相应地址的指令。
指令取出后,需进行译码,判断具体指令类型,生成相关信号。控制器
(Controller)是 CPU 的重要组成部分,通过控制器生成 CPU 数据通路中各个控制
信号,使得单条指令能够正确完成数据路径的执行。
2.1 实验目的
(1)掌握单周期 CPU 控制器的工作原理及其设计方法。
(2)掌握单周期 CPU 各个控制信号的作用和生成过程。
(3)掌握单周期 CPU 执行指令的过程。
(4) 掌握取指、译码阶段数据通路执行过程。
2.2 实验设备
PC 机一台;
计算机系统能力培养实践平台(MINISYS 定制开发板)
或:Nexys4 DDR 实验开发板;
Xilinx Vivado 开发套件(2017.x 版本)。
2.3 实验项目内容
阅读实验原理实现以下模块:
(1) PC,要求输出指令存储器 Inst_Rom 读使能信号 ce,地址 addr(长度自定,与
ROM 地址匹配)。若选择按字节使能(Byte Write Enable),PC+4 得到地址;否
则使用 PC+1。
(2) Controller,其中包含两部分,分别为 main_decoder,alu_decoder。参考 MIPSfpga
中控制器的实现代码,使用组合逻辑产生下列信号:
表 2.1
评论0
最新资源