位）。本实验平台上选用的是 62256，两片组成 32K×16 位的形式，共 64K 字节。62256 的外部引脚图
如图 4.1 所示。
图 4-1 62256 引脚图
本系统采用准 32 位 CPU，具有 16 位外部数据总线，即 D0、D1、…、D15，地址总线为 BHE＃
（＃表示该信号低电平有效）、BLE＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许
线 BHE＃和 BLE＃选通。
存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访
问规则字只需要一个时钟周期，BHE＃和 BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器
访问非规则字却需要两个时钟周期，第一个时钟周期 BHE＃有效，访问奇字节；第二个时钟周期 BLE
＃有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而 BHE＃或
BLE＃有效，从而选通奇体或偶体。写规则字和非规则字的简单时序图如图 2.2 所示。
图 4-2 写规则字（左）和非规则字（右）简单时序图
实验单元电路图。
评论0