MIPS SOC 设计报告
代韵涛、蒙家鑫
1 设计简介
本小组将《组成原理》实验 4（小组内成员的实验四代码，没有采用助教提供的）实现
的简易五级流水线 CPU，由十条指令扩展为 57 条指令，并实现异常处理模块。
其中包括所有非浮点 MIPS I 指令 (除去 LWL、LWR、SWL、SWR) 以及 MIPS 32 中的
ERET 指令，有 14 条算术运算指令、8 条逻辑运算指令、6 条移位指令、12 条分支指令、4
条数据移动指令、2 条自陷指令、8 条访存指令、3 条特权指令，总计 57 条指令。
实现方式上，根据已有的五级流水线结构，依次分析不同类型指令在数据通路中的
路径，并修改控制器及数据通路。完成一个类型指令即进行一次仿真，调试完毕后进行
下一类型的实现。全部仿真结束后，基于构造类 SRAM 接口的 SOC 连接，成功通过了完
整版指令的 Trace 测试。
实现效果上，将设计及实现的 CPU 连接外设，完成上板操作，成功通过 89 个测试点。
1.1 小组分工说明
代韵涛：主要负责跳转与分支、数据移位、特权和内陷指令的设计与功能实现，乘、除
法单元、hilo 寄存器的设计，负责数据冒险模块的设计，组合各个子模块，修改数据
通路，连接 SRAM 接口进行功能测试。参与上板操作。编写实验报告。
蒙家鑫：主要负责算术、逻辑、移位、访存指令模块的设计与功能实现，对 57 条指令
进行功能仿真测试，负责上板操作，参与异常处理模块的设计、数据通路的连接和功
能测试。编写实验报告。
2 设计方案
2.1 总体设计思路
总体思路是：五级流水复用了实验四的实现，在不改变各个阶段间接口的情况下通
过 mulx 和相应控制信号选择接口的输入数据，尽可能的不破坏原有数据通路；用暂停流
水线的方式实现多周期乘法和除法以避免 critical path 过长影响主频（实现了单独的乘除
法控制单元）.
在 EX 阶段实现 hilo 寄存器，EX 阶段可以读出 hilo 寄存器，但实际上是在 MEM 阶
段写；在 MEM 阶段实现分支跳转，保证延迟槽的执行，由于在 MEM 阶段时已经对延迟
1
评论0