没有合适的资源？快使用搜索试试~ 我知道了~

文库首页安全技术网络安全通信原理实验报告_龙金燕1

通信原理实验报告_龙金燕1

需积分: 0 1 下载量 174 浏览量 2022-08-08 20:04:49 上传评论收藏 70.29MB DOCX 举报

温馨提示

试读

90页

3、用示波器观测帧同步信号输出波形主控&信号源模块提供帧同步信号，在点“FS”输出，通过主控模块选择输出的模式，用示波器观测“FS”的输出波形 4、用示波器

资源详情

资源评论

资源推荐

数字信号源实验

一、实验目的

1. 熟悉时钟信号的特点及波形。

2. 熟悉各种数字信号的特点及波形。

二、实验内容

1. 熟悉 CPLD 可编程信号发生器各测量点波形。

2. 测量并分析各测量点波形及数据。

3. 学习 CPLD 可编程器件的编程操作。

三、实验器材

1. 主控&信号源模块

2. 示波器

四、实验原理

CPLD 可编程模块用来产生实验系统所需要的各种时钟信号和各种数字信号。

它由 CPLD 可编程器件 ALTERA 公司的 EPM240T100C5、下载接口电路和一块

晶振组成。晶振 JZ1 用来产生系统内的 32.768MHz 主时钟。

1.CPLD 数字信号发生器

包含以下五部分：

1）时钟信号产生电路

将晶振产生的 32.768MHZ 时钟送入 CPLD 内计数器进行分频，生成实验所需

的时钟信号。通过人机界面来改变时钟频率。时钟输出点为“CLK”，主控模块的

控制“CLK”输出时钟的频率。

2)伪随机序列产生电路

通常产生伪随机序列的电路为一反馈移存器。它又可分为线性反馈移存器和

非线性反馈移存器两类。由线性反馈移存器产生出的周期最长的二进制数字序

列称为最大长度线性反馈移存器序列，通常简称为 m 序列。

以 15 位 m 序列为例，说明 m 序列产生原理。

在图 1-1 中示出一个 4 级反馈移存器。若其初始状态为（a

，a

）＝

（1,1,1,1），则在移位一次时 a

和 a

模 2 相加产生新的输入 a

= 1⊕1=0，新

的状态变为（a

，a

）＝（0,1,1,1），这样移位 15 次后又回到初始状

态（1,1,1,1）。不难看出，若初始状态为全“0”,即“0,0,0,0”，则移位后得到的仍

然为全“0”状态。这就意味着在这种反馈寄存器中应避免出现全“0”状态，不然移

位寄存器的状态将不会改变。因为 4 级移存器共有 2

=16 种可能的不同状态。

除全“0”状态外，剩下 15 种状态可用，即由任何 4 级反馈移存器产生的序列的

周期最长为 15。

图 1-1 15 位 m 序列产生

信号源产生一个 15 位的 m 序列，由“PN”端口输出，可根据需要生成不同频

率的伪随机码，码型为 111100010011010，频率由控制。

3）帧同步信号产生电路

信号源产生帧同步信号，用作脉冲编码调制或信道编码的帧同步输入，由

“FS”输出。由控制“FS”端口输出帧同步信号的模式：

模式 1：帧同步信号保持 8KHz 的周期不变，帧同步的脉宽为 CLK 的一个时

钟周期。（要求“PN 输出频率”不小于 16KHz，主要用于 PCM、ADPCM 编译码

帧同步及时分复用实验）

模式 2：帧同步的周期为 8 个 CLK 时钟周期，帧同步的脉宽为 CLK 的一个

时钟周期。（主要用于汉明码编译码实验）

模式 3：帧同步的周期为 15 个 CLK 时钟周期，帧同步的脉宽为 CLK 的一个

时钟周期。（主要用于 BCH 编译码实验）

4）NRZ 码复用电路以及码选信号产生电路

码选信号产生电路：主要用于 8 选 1 电路的码选信号；NRZ 码复用电路：将

四路八位串行信号送入 CPLD，进行固定速率时分复用，复用输出一路 32 位

NRZ 码，输出端口为 2 号模块的“DoutMUX”，码速率由主控模块菜单下的模块

设置控制。

5）终端接收解复用电路

将复用输出数据“DoutMUX”码从“DIN”输入、位同步时钟从“BSIN”输入,送入

CPLD，进行解复用，将串行码转换为并行码，输出到终端光条（U5、U6、

U7）显示。

2. 32 位 NRZ 码产生电路

本单元产生 NRZ 信号，信号速率根据输入时钟不同自行选择（由主控模块菜

单下的模块设置控制），帧结构如图 1-2 所示。帧长为 32 位，其中首位无定义

（本实验系统将首位固定为 0），第 2 位到第 8 位是帧同步码（7 位巴克码

1110010），另外 24 位为 3 路数据信号，每路 8 位。此 NRZ 信号为集中插入

帧同步码时分复用信号。光条（U1、U2、U3、U4）对应位亮状态表示信号

1，灭状态表示信号 0。

图 1-2 帧结构

1)并行码产生器

由手动拨码开关 S1、S2、S3、S4 控制产生一路帧同步码和 3 路数据位，每组

发光二极管的前八位对应 8 个数据位。拨码开关拨上为 1，拨下为 0。

2)八选一电路

采用 8 路数据选择器 74LS151，其管脚定义如图 1-3 所示。真值表如表 1-1 所

示。

图 1-3 74LS151 管脚定义

表 1-1 74LS151 真值表

剩余89页未读，继续阅读

内容反馈

ShepherdYoung

粉丝: 32
资源: 337

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

通信原理实验报告_龙金燕1

评论0

最新资源

通信原理实验报告_龙金燕1

评论0

通信原理实验报告_基带传输系统分析_二进制键控系统分析

通信原理实验报告_QPSK.pdf

通信原理实验报告（内含N个实验）

武汉理工大学——通信原理实验报告调试图以及实验代码.pdf

移动通信原理课程设计_实验报告_321321.pdf

通信原理实验报告.doc

北邮通信原理实验报告

通信原理实验_2ASK与2FSK_基带传输

通信原理实验报告(模拟调制)课程设计

通信原理实验报告

2022年通信原理实验报告含MATLAB程序.docx

移动通信原理实验报告

广工信息工程学院通信原理实验报告.docx

模拟调制仿真_通信原理实验_通信原理MATLAB_

南京邮电大学通信原理四个基础实验报告.zip

通信原理课程设计BPSK实验报告

BurpLoaderKeygen.jar.zip

最新版ISO/IEC 27001:2022、ISO 27002:2022中英文合集

Goby红队版-win-x64-2.4.7版本

Chrome Header Editor 插件

ISO SAE 21434-2021 中文版.pdf

国赛ciscn2024-WP-re2-androidso-re(unidbg模拟执行Native层方法)

国赛ciscn2024-WP-re6-gdb-debug(伪随机数保护)

OpenVAS GVM 中文翻译补丁

安全认证cisp教材全套

STM32F103C8T6核心板-电路原理图1.PDF

软件工程导论(第六版)课后习题答案1

最新资源