浅析简易数字信号传输性能分析仪_王超1
需积分: 0 58 浏览量
2022-08-04
14:28:44
上传
评论
收藏 216KB PDF 举报
1
系统方案
本系统主要由数字信号发射机、模拟信道、接收机组
成构成数字信号传输性能分析仪。数字信号发生器由信
源发生器产生伪随机序列、码型形成模块通过低通滤波
器产生输出码型。模拟信道由伪随机序列发生器和可调
增益放大器组成，产生伪噪声信号，叠加到信道中。通信
接收机由信号接收调理电路和时钟恢复电路构成
。
1.1 数字信号发生器模块的论证
FPGA 具有非常高的时钟和大的逻辑处理容量，灵活
的编程功能，它不仅能够非常方便的实现逻辑移位、逻辑
运算，以及数字信号处理能力，如数字低通滤波器、数字
带通滤波器等。同时对时钟分频，锁相，以及并行处理。因
此，通过一片
FPGA 可以兼顾信号的伪随机码产生和噪
声码的产生。
1.2 低通滤波器的论证
在本方案中，我们认为使用模拟滤波器方案比较成
熟，通过电阻的变化替代数字滤波器更为简单
。使用巴
特沃斯滤波器，在技术方案中，使用双二次型巴特沃斯滤
波器。它与压控电压源或无限增益多路反馈滤波器相比，
它要用更多的元件，但却便于调整并具有很好的稳定性，
并且调整频率是独立的。
1.3 模拟（仿真）信道的论证
本设计使用 FPGA 产生伪随机码，使用运放和电位
器，手动调整噪声的幅度。其优点是噪声幅度连续可调，
缺点是智能化程度低。
2
系统理论的分析
2.1 m 序列
对于一个 n 级反馈移位寄存器来说，最多可以有 2^n
个状态，对于一个线性反馈移位寄存器来说，全“0”状态
不会转入其他状态，所以线性移位寄存器的序列的最长
周期为 2^n- 1。当 n 级线性移位寄存器产生的序列{ai}的
周期为
T=2^n- 1 时，称{ai}为 n 级 m 序列。当反馈函数 f
（a1,a2,a3,…an）为非线性函数时，便构成非线性移位寄存
器，其输出序列为非线性序列。输出序列的周期最大可达
2^n，并称周期达到最大值的非线性移位寄存器序列为 m
序列。
2.2 曼切斯特编码
Manchester 码的编码规则是将每个二进制的信息码
元变换成相位不同的一个方波。例如，信息码“0”对应的
波形为“01”，电平在前半个时隙为低电平，后半个时隙为
高电平，其中高电平为 V，低电平为 - V；信息码“1”对应
的波形为“10”，电平在前半个时隙为高电平，后半个时隙
为低电平。此编码模式优点为没有直流分量，编码方式简
单，易于提取位定时
。缺点是占用的频带增加了一倍。此
编码模式对应的是无记忆编码。
2.3 同步信号提取
通过数字锁相环同步频率由于曼彻斯特码具有双相
位特征，在频谱中包含有分离的时钟频率分量，因此，可
以直接使用锁相环来提取时钟。电路中锁相环锁定后，
VCO 频率在曼码时钟上，即二倍 NRZ 码收发时钟。工作
原理如图 1 所示。
2.4 眼图显示方法
观察眼图的方法。用一个示波器跨接在接收滤波器
的输出端，然后调整示波器扫描周期，使示波器水平扫描
周期与接收码元的周期同步，这时示波器屏幕上看到的
图形像人的眼睛的图像即为眼图。
3
电路与程序设计
3.1 系统总体框图
系统总体框图如图 2 所示。
浅析简易数字信号传输性能分析仪
王 超，骆晓祥
（西南交通大学 理学院，四川 成都 !""#$!）
作者简介：
王超，西南交通大学理学院。
摘 要：
文章所分析的系统主要采用 FPGA 完成信号的产生与编码，配以相应硬件电路，总体上实现了简易数
字信号传输性能分析仪的要求
。在软件上，FPGA 完成了多路分频时钟的产生，m 序列的产生和数字信号的曼
切斯特编码。在硬件上，主要由低通滤波电路、信号衰减电路、信号加法电路、锁相环电路等几个模块组成。
关键词：
FPGA；m 序列；锁相环
中图分类号：%&’()*+" 文献标识码：, 文章编号："--!./’0#（1-22）13.--/(.-1
图 2 同步信号提取工作原理
图 1 系统总体框图
企 业 技 术 开 发
%4567898:;5,9 <4=498>&47% 8? 47%4@>@;A4
第 30 卷第 24 期
Vol.30 No.24
2011 年 12 月
Dec.2011
评论0