插值代码分析1
需积分: 0 30 浏览量
2022-08-03
21:08:32
上传
评论
收藏 1.02MB PDF 举报
插值 FPGA 实现分析文档
一、实现要求
功能要求：
对信号 2、5、10、20、25、50、100 倍插值；滤波器系数从外部输入，
保存在 RAM 中。
外部输入参数：
312.5M 时钟（插值模块时钟）
100M 时钟（系数存储时钟）
待插值信号（10 bit，10 位 ADC 输出，前级模块发送）
FIFO 满信号（高电平有效，前级模块发送）
输入有效信号（高电平有效，前级模块发送）
复位信号（高电平有效，PC 机发送，地址：0x88B4）
使能信号（高电平有效，PC 机发送，地址：0x88B8）
清零信号（高电平有效，PC 机发送，）
插值倍数（4bit，0 到 6 依次对应 2、5、10、20、25、50、100 倍插值，，
PC 机发送，地址：0x88A4）
滤波器系数（17 bit，PC 机发送，高位地址：0x88B0，低 16 位地址：
0x88AC）
地址（9 bit，PC 机发送，地址：0x88A8）
输入时序：
先产生一个正脉冲复位，复位后同时发送地址和滤波系数，发送滤波系数
和地址，等每个地址和滤波系数稳定后，发送一个写使能信号脉冲。在所有的
地址和系数发送完成后，将写使能信号变为低电平。发送插值倍数，等清零信
号无效后，且在 FIFO 满信号有效后，将带插值的信号输入，同时每发送一个
数据需要发送一个输入有效脉冲。
二、插值滤波原理
信号的插值是指增加抽样率以增加数据的过程。将抽样频率为的信号
进行
L
倍插值，即抽样频率变为，最简单直接的方式是在
每两个
点之间插入 个
0
，如图
2-1
所示。记补零后的信号为，则
剩余12页未读，继续阅读
评论0