微系统设计文档1

端口 输入/输出 位宽 描述

nPC I 32 设置下一个 PC 值。

WE I 1 使能端。

clk I 1 时钟信号。

reset I 1 同步复位信号。

I O 32 当前指令。

PC O 32 当前 PC 值。

序号 功能名称 功能描述

本微系统为 Verilog 实现的 MIPS 微系统，包括流水线 CPU、Bridge、计时器，CPU 支持的指令集包括

lb, lbu, lh, lhu, lw, sb, sh, sw, add, addu, sub, subu, mult, multu, div, divu,

sll, srl, sra, sllv, srlv, srav, and, or, xor, nor, addi, addiu, andi, ori, xori,

lui, slt, slti, sltiu, sltu, beq, bne, blez, bgtz, bltz, bgez, j, jal, jalr, jr,

mfhi, mflo, mthi, mtlo, mfc0, mtc0, eret 。为了实现这些功能，CPU 主要包含了 IFU, GRF,

CP0, DM, ALU, MDU, IF_ID, ID_EX, EX_MEM, MEM_WB, SFU, DEC, CTRL 这些模块。

关键模块定义

1.IFU

介绍

取指令单元，内部包括 PC(程序计数器)、IM(指令存储器)及相关逻辑，其中 PC 具有同步复位功能，IM

A2 I 5 指定 32 个寄存器中的一个，将其存储的数据读出到 RD2。

A3 I 5 指定 32 个寄存器中的一个，作为写入的目标寄存器。

WD I 32 写入寄存器的数据信号。

WE I 1 写使能信号，高电平有效。

clk I 1 时钟信号。

reset I 1 同步复位信号。

RD1 O 32 输出 A1 指定的寄存器中的数据。

RD2 O 32 输出 A2 指定的寄存器中的数据。

序

号

能

名

复

位

0x00000000。

读

数

据

读出 A1 和 A2 地址对应寄存器中存储的数据到 RD1 和 RD2；当 WE 有效时会将

WD 的值会实时反馈到对应的 RD1 或 RD2，即内部转发。

写

数

据

当 WE 有效且时钟上升沿到来时，将 WD 的数据写入 A3 对应的寄存器中。

端口 输入/输出 位宽 描述

A1 I 5 指定 4 个寄存器中的一个，将其存储的数据读出到 RD。

A2 I 5 指定 4 个寄存器中的一个，作为写入的目标寄存器。

WD I 32 写入寄存器的数据信号。

nEPC I 32 目前传入的下一个 EPC 值。

nExc I 5 目前传入的下一个 ExcCode 值。

nBD I 32 目前传入的下一个 BD 值。

HWInt I 6 外部硬件中断信号。

WE I 1 写使能信号，高电平有效。

介绍

协处理器 0，包含 4 个 32 位寄存器，用于支持中断和异常。

端口定义

功能定义