没有合适的资源?快使用搜索试试~ 我知道了~
华中科技大学数字逻辑实验1
需积分: 0 1 下载量 158 浏览量
2022-08-08
19:59:52
上传
评论
收藏 468KB DOCX 举报
温馨提示
试读
24页
2、实验目的要求同学采用传统电路的设计方法,对5种二进制加法器进行设计,并利用工具软件,例如,“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求 3
资源推荐
资源详情
资源评论
1 / 24
数字逻辑实验报告(1)
数字逻辑实验 1
一、系列二进制加法器
设计 50%
二、小型实验室门禁系
统设计 50%
总成绩
姓 名:
学 号:
班 级:
指 导 教 师:
计算机科学与技术学院
20 年 月 日
评语:(包含:预习报告内容、实验过程、实验结果及分析)
教师签名
《数字电路与逻辑设计》实验报告
2 / 24
数字逻辑实验报告
系列二进制加法器设计预习报告
《数字电路与逻辑设计》实验报告
3 / 24
一、系列二进制加法器设计
1、实验名称
系列二进制加法器设计。
2、实验目的
要求同学采用传统电路的设计方法,对 5 种二进制加法器进行设计,并利用
工具软件,例如,“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求。
通过以上实验的设计、仿真、验证 3 个训练过程使同学们掌握传统逻辑电路
的设计、仿真、调试的方法。
3、实验所用设备
Logisim2.7.1 软件一套。
4、实验内容
对已设计的 5 种二进制加法器,使用 logisim 软件对它们进行虚拟实验仿真,
除逻辑门、触发器外,不能直接使用 logisim 软件提供的逻辑库元件,具体内容
如下。
(1)一位二进制半加器
设计一个一位二进制半加器,电路有两个输入 A、B,两个输出 S 和 C。输入
A、B 分别为被加数、加数,输出 S、C 为本位和、向高位进位。
(2)一位二进制全加器
设计一个一位二进制全加器,电路有三个输入 A、B 和 Ci,两个输出 S 和
Co。输入 A、B 和 Ci 分别为被加数、加数和来自低位的进位,输出 S 和 Co 为本
位和和向高位的进位。
(3)串行进位的四位二进制并行加法器
用四个一位二进制全加器串联设计一个串行进位的四位二进制并行加法器,
电路有九个输入 A3、A2、A1、A0、B3、B2、B1、B0 和 C0,五个输出 S3、S2、
S1、S0 和 C4。输入 A= A3A2A1A0、B= B3B2B1B0 和 C0 分别为被加数、加数和来
自低位的进位,输出 S= S3S2S1S0 和 Co 为本位和和向高位的进位。
(4)先行进位的四位二进制并行加法器
《数字电路与逻辑设计》实验报告
4 / 24
利用超前进位的思想设计一个先行进位的四位二进制并行加法器,电路有九
个输入 A
3
、A
2
、A
1
、A
0
、B
3
、B
2
、B
1
、B
0
和 C
0
,五个输出 S
3
、S
2
、S
1
、S
0
和 C
4
。输
入 A= A
3
A
2
A
1
A
0
、B= B
3
B
2
B
1
B
0
和 C
0
分别为被加数、加数和来自低位的进位,输出 S=
S
3
S
2
S
1
S
0
和 C
o
为本位和和向高位的进位。
(5)将先行进位的四位二进制并行加法器封装成一个组件并验证它的正确
性
将设计好的先行进位的四位二进制并行加法器进行封装,生成一个“私有”
库元件并验证它的正确性,以便后续实验使用,封装后的逻辑符号参见图 1-1 所
示。
图 1-1“私有”的先行进位的四位二进制并行加法器
5、实验方案设计
(1)一位二进制半加器的设计方案
设 A、B 为半加器的输入,C、S 为半加器的输出,其中 S 为本位和,C 为进
位,通过分析可知,当 A=B=0 时,C=S=0;当 A、B 中有一个为 1 时,C=0,S=1;
当 A=B=1 时,C=1,S=0.据此写出逻辑表达式:
S
=
A
⊕
B
C
=
AB
使用 logism 做出一位二进制半加器的电路图,结果如图 1-2 所示。
《数字电路与逻辑设计》实验报告
5 / 24
图 1-2 一位二进制半加器
(2)一位二进制全加器的设计方案
设 A、B、
C
i
为全加器的输入,S、
C
o
为输出,其中,A、B 和
C
i
分别为被加数、
加数和来自低位的进位,输出 S 和
C
o
为本位和和向高位的进位,据此可以列出全
加器的真值表如表 1-1 所示。
表 1-1 全加器真值表
A
B
Ci
S
Co
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
利用卡诺图化简并进行异或变换得到最简输出函数表达式为
S
=
A
⊕
B
⊕
C
i
C
0
=
AB
+
A
C
i
+
B
C
i
=
A
i
⊕
B
i
C
i
―
1
+
A
i
B
i
使用 logism 做出一位二进制全加器的电路图,结果如图 1-3 所示。
剩余23页未读,继续阅读
资源评论
代码深渊漫步者
- 粉丝: 14
- 资源: 320
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功