tms320x280xdsp系统控制和中断参考指南资源-CSDN文库

需积分: 10 43 浏览量 2009-07-27 00:05:04 上传评论 1 收藏 1.25MB PDF 举报

《TMS320x280xDSP系统控制与中断参考指南》是针对德州仪器(Texas Instruments)出品的TMS320x280x系列数字信号处理器(DSP)的一份详尽的技术文档，旨在指导用户如何管理和优化系统的控制机制及中断处理流程。本文将围绕该指南的关键章节进行深入解析，涵盖存储器管理、代码安全管理、时钟管理、GPIO（通用输入/输出）接口、外设帧以及中断扩展等核心主题。 ### 一、存储器管理 #### 1.1 闪存与OTP存储器 TMS320x280x DSP配备了高性能的闪存和一次性可编程(OTP)存储器。闪存提供了非易失性数据存储，而OTP存储器用于永久保存关键系统参数或配置信息。这些存储器单元的设计旨在满足高性能计算需求的同时，确保数据的持久性和安全性。 #### 1.2 功率模式与性能闪存与OTP存储器支持多种功率模式，包括低功耗模式，以适应不同应用场合下的能效需求。通过调整配置，可以在性能与能耗之间找到最佳平衡点。例如，“28x闪存管道模式”允许在不降低系统速度的情况下，减少闪存访问的功耗。 #### 1.3 寄存器配置对闪存和OTP的访问与控制主要通过一系列专用寄存器实现，如“闪存配置存取流程图”所示。这些寄存器不仅控制存储器的读写操作，还管理其工作模式、等待状态和其他关键特性。 ### 二、代码安全模块(CSM) CSM是TMS320x280x DSP中的一个安全特性，用于保护程序代码免受未授权访问。通过实施密码匹配流程和严格的访问控制策略，CSM确保只有经过认证的代码才能运行，从而提高了系统的整体安全水平。 #### 2.1 功能概述 CSM的主要功能包括： - **密码验证**：确保代码的完整性，防止未经授权的修改。 - **代码解锁**：在安全环境中解锁代码，仅允许特定条件下的访问。 #### 2.2 对其他资源的影响 CSM的运作可能会影响到DSP上的其他资源，如内存区域、外设接口等。开发者需理解CSM的规则，以避免不必要的冲突。 ### 三、时钟管理 #### 3.1 时钟与系统控制时钟管理是DSP系统的核心部分，直接影响着处理器的性能与稳定性。TMS320x280x DSP提供了复杂的时钟控制系统，包括主振荡器、锁相环(PLL)、低功耗模式与时钟监控机制等，以确保时钟信号的精确同步与高效分配。 #### 3.2 PLL与振荡器 PLL模块是时钟系统的关键组件，负责生成多个频率的时钟信号，以满足不同外设的需求。同时，主振荡器失败检测机制确保了系统在振荡器故障情况下的稳定运行。 ### 四、GPIO接口 #### 4.1 GPIO模块概述 GPIO接口为DSP提供了与外部设备交互的手段。通过对GPIO引脚的配置，可以实现数据输入/输出、信号触发等多种功能。TMS320x280x DSP的GPIO模块具备高度灵活性，支持不同的输入识别方式和外设多路复用。 ### 五、外设帧与中断扩展 #### 5.1 外设帧外设帧是TMS320x280x DSP中用于管理外设资源的一种机制，通过专用的寄存器控制外设的访问权限和工作状态，确保了系统的有序运行。 #### 6.1 PIE控制器 PIE(Peripheral Interrupt Expansion)控制器是中断管理系统的重要组成部分，负责接收并处理来自不同外设的中断请求。PIE支持多层次的中断优先级调度，确保了中断响应的高效性与可靠性。 ### 结语 TMS320x280xDSP系统控制与中断参考指南为开发者提供了全面的系统管理与优化策略。通过对存储器、时钟、GPIO、外设帧和中断机制的深入了解与应用，可以极大地提升DSP系统的性能与稳定性，适用于各种复杂的应用场景。

资源推荐

资源详情

资源评论

Preliminary

TMS320x280x TMS320x280x DSP DSP

系系统统控控制制和和中中断断

参参考考指指南南

文献编号 : ZHCU003

2004 年 11 月 – 修订 2005 年 5 月

内内容容

目目录录 ......................................................................... 3 3

序序言言 ........................................................................ 11 11

1 1 存存储储器器 ................................................................. 15 15

1.1 闪存和 OTP 存储器 ...................................................... 16

1.1.1 闪存 .......................................................... 16

1.1.2 OTP 存储器 ..................................................... 16

1.2 闪存和 OTP 功率模式 .................................................... 16

1.2.1 闪存和 OTP 性能 ................................................. 17

1.2.2 28x 闪存管道模式 ................................................. 18

1.2.3 更改闪存配置寄存器的规范 ........................................... 19

1.3 闪存和 OTP 寄存器 ...................................................... 20

2 2 代代码码安安全全模模块块 (CSM) (CSM) ........................................................ 27 27

2.1 功能说明 ............................................................ 28

2.2 CSM 对其它片上资源的影响 ................................................ 30

2.3 在用户应用程序中集成代码安全 ............................................. 30

2.3.1 要求安全解锁的环境 ............................................... 31

2.3.2 密码匹配流程 .................................................... 33

2.3.3 具有 / 不具有代码安全的器件的取消保护注意事项 ............................ 34

2.4 保护安全逻辑必须执行的操作和不能执行的操作 .................................. 36

2.4.1 必须执行的操作 .................................................. 36

2.4.2 不能执行的操作 .................................................. 36

2.5 CSM 功能 - 总结 ........................................................ 36

3 3 时时钟钟 ................................................................... 37 37

3.1 时钟和系统控制 ....................................................... 38

3.2 OSC 和 PLL 块 ......................................................... 45

3.2.1 基于 PLL 的时钟模块 ............................................... 45

3.2.2 主振荡器失败检测 ................................................. 45

3.2.3 XCLKOUT 生成 .................................................... 48

3.2.4 PLL 控制 (PLLCR) 寄存器 ............................................ 48

3.2.5 PLL 控制、状态和 XCLKOUT 寄存器说明 ................................... 50

3.2.6 外部参考振荡器时钟选项 ............................................ 52

3.3 低功率模式块 ......................................................... 52

3.4 看门狗模块 .......................................................... 55

3.4.1 仿真注意事项 .................................................... 57

3.5 32 位 CPU 定时器 0/1/2 ................................................... 57

4 4 通通用用输输入入 / / 输输出出 (GPIO) (GPIO) ...................................................... 63 63

4.1 GPIO 模块概述 ......................................................... 64

4.2 配置概述 ............................................................ 64

4.3 数字通用 I/O 控制 ...................................................... 66

4.3.1 输入鉴定 ....................................................... 67

4.4 GPIO 和外设多路复用 .................................................... 68

4.5 寄存器位定义 ......................................................... 76

ZHCU003 – 2004 年 11 月 – 修订 2005 年 5 月

内容

Preliminary

5 5 外外设设帧帧 ................................................................. 95 95

5.1 外设帧寄存器 ......................................................... 96

5.2 EALLOW 保护寄存器 ...................................................... 98

5.3 器件仿真寄存器 ....................................................... 102

5.5 先写后读保护 ........................................................ 103

6 6 外外设设中中断断扩扩展展 (PIE) (PIE) ....................................................... 105 105

6.1 PIE 控制器概述 ....................................................... 106

6.1.1 中断操作顺序 ................................................... 106

6.2 矢量表映射 .......................................................... 108

6.3 中断源 ............................................................. 110

6.3.1 处理多路复用中断的规范 ........................................... 111

6.3.2 启用和禁用多路复用外设中断的规范 .................................... 112

6.3.3 从外设到 CPU 的多路复用中断请求流程 .................................. 113

6.3.4 PIE 矢量表 ..................................................... 114

6.4 PIE 配置寄存器 ....................................................... 122

6.5 PIE 中断寄存器 ....................................................... 123

6.5.1 PIE 中断标志寄存器 ............................................... 123

6.5.2 PIE 中断启用寄存器 ............................................... 124

6.5.3 CPU 中断标志寄存器 (IFR) .......................................... 125

6.5.4 中断启用寄存器 (IER) 和调试中断启用寄存器 (DBGIER) ....................... 126

6.6 外部中断控制寄存器 .................................................... 130

A A 修修订订历历史史记记录录 ........................................................... 133 133

内容

4 ZHCU003 – 2004 年 11 月 – 修订 2005 年 5 月

Preliminary

附附图图目目录录

1-1 闪存功率模式状态图 ......................................................... 17

1-2 闪存管道 ................................................................. 18

1-3 闪存配置存取流程图 ......................................................... 19

1-4 闪存选项寄存器 (FOPT) ........................................................ 21

1-5 闪存功率寄存器 (FPWR) ........................................................ 21

1-6 闪存状态寄存器 (FSTATUS) ..................................................... 22

1-7 闪存待机等待寄存器 (FSTDBYWAIT) ................................................ 23

1-8 闪存待机至活动等待计数器寄存器 (FACTIVEWAIT) ...................................... 23

1-9 闪存等待状态 (FBANKWAIT) 寄存器 ................................................ 24

1-10 OTP 等待状态寄存器 (FOTPWAIT) .................................................. 25

2-1 CSM 状态和控制寄存器 (CSMSCR) .................................................. 31

2-2 密码匹配流程 (PMF) ......................................................... 33

3-1 时钟和复位域 .............................................................. 38

3-2 外设时钟控制寄存器 0 (PCLKCR0) ................................................. 39

3-3 外设时钟控制寄存器 1 (PCLKCR1) ................................................. 39

3-4 系统控制与状态寄存器 (SCSR) ................................................... 42

3-5 高速外设时钟预分频器 (HISPCP) 寄存器 ............................................. 43

3-6 低速外设时钟预分频器 (LOSPCP) 寄存器 ............................................. 44

3-7 OSC 和 PLL 块 .............................................................. 45

3-8 振荡器失败检测逻辑图 ........................................................ 46

3-9 XCLKOUT 生成 .............................................................. 48

3-10 PLLCR 更改规范流程图 ........................................................ 49

3-11 PLLCR 寄存器布局 ........................................................... 50

3-12 PLL 状态寄存器 (PLLSTS) ...................................................... 51

3-13 XCLKOUT 寄存器 (XCLK) ........................................................ 52

3-14 低功率模式控制 0 寄存器 (LPMCR0) ................................................ 54

3-15 看门狗模块 ............................................................... 55

3-16 看门狗计数器寄存器 (WDCNTR) ................................................... 56

3-17 看门狗复位 Key 寄存器 (WDKEY) .................................................. 56

3-18 看门狗控制寄存器 (WDCR) ...................................................... 57

3-19 CPU 定时器 ................................................................ 58

3-20 CPU 定时器中断信号和输出信号 .................................................. 58

3-21 TIMERxTIM 寄存器 (x = 1, 2, 3) .................................................. 59

3-22 TIMERxTIMH 寄存器 (x = 1, 2, 3) .................................................. 59

3-23 TIMERxPRD 寄存器 (x = 1, 2, 3) .................................................. 59

3-24 TIMERxPRDH 寄存器 (x = 1, 2, 3) .................................................. 60

3-25 TIMERxTCR 寄存器 (x = 1, 2, 3) .................................................. 61

3-26 TIMERxTPR 寄存器 (x = 1, 2, 3) .................................................. 61

3-27 TIMERxTPRH 寄存器 (x = 1, 2, 3) ................................................. 62

4-1 操作模式 ................................................................. 64

4-2 输入鉴定 ................................................................. 67

4-3 输入限定器时钟周期 ......................................................... 67

4-4 GPIO 端口 A MUX 1 (GPAMUX1) 寄存器 ............................................... 76

4-5 GPIO 端口 A MUX 2 (GPAMUX2) 寄存器 ............................................... 78

4-6 GPIO 端口 B MUX 1 (GPBMUX1) 寄存器 ............................................... 81

4-7 GPIO 端口 A 鉴定控制 (GPACTRL) 寄存器 ............................................ 82

4-8 GPIO 端口 B 鉴定控制 (GPBCTRL) 寄存器 ............................................ 83

4-9 GPIO 端口 A 鉴定选择 1 (GPAQSEL1) 寄存器 ........................................... 84

4-10 GPIO 端口 A 鉴定选择 2 (GPAQSEL2) 寄存器 ........................................... 84

4-11 GPIO 端口 B 鉴定选择 1 (GPBQSEL1) 寄存器 ........................................... 84

4-12 GPIO 端口 A 方向 (GPADIR) 寄存器 ................................................ 86

4-13 GPIO 端口 B 方向 (GPBDIR) 寄存器 ................................................ 86

ZHCU003 – 2004 年 11 月 – 修订 2005 年 5 月

附图目录

剩余133页未读，继续阅读

评论收藏

内容反馈

wangyuany

粉丝: 0
资源: 3

tms320x280xdsp系统控制和中断参考指南

DSP中断系统的理解

TMD320x280x手册

TMS320x280x 系统参考指南及F2808外设AD 中文

TMS320数字信号处理器算法标准及参考构架

TMS320X2812 DSP学习资料之中断系统的理解

TMS320X281xDSP原理及C程序开发-光盘应用程序

TMS320X281xDSP原理及C程序开发

TMS320C6XDSP／BIOS API Guide (Rev. F).pdf

TMS320F28x Control and Interrupts Reference Guide (Rev. A).pdf

TMS320x281x System Control and Interrupts Reference Guide

单片机与DSP中的DSP中断向量表和中断子向量表

中文版 TMS320x280x, 2801x, 2804x DSP System Control and Interrupts.pdf

DSP TM320C54X用户指南完全手册

TMS320C6A816x DSP+ARM 数据手册

TMS320F28335核心板：Core28335软件调试指南

TMS320F28xxDSCs模拟设计综述

一种高精度A_D采样方法在TMS320F2812上的C语言实现.pdf

该实验箱采用双CPU 结构，从CPU（TMS320C5416）模块，该模块采用插件形式，可自

SEED-DEC28335用户指南(Rev.C)

合众达28335用户指南

(部分翻译)DSP System Control and Interrupts Reference Guide.pdf

28xDSP data manual

SEED-DEC28335用户指南

SEED-DSK2812用户指南

dsp6713 datasheet

TMS320C55xDSPAlgebraicInstructionSetReference.rar_DSP编程_Visual_C++_

DSP5509使用手册

最新资源