没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
奇数分频器的VerilogHDL实现
奇数分频器的VerilogHDL实现
奇数分频
需积分: 16
3 下载量
175 浏览量
2011-03-29
15:41:21
上传
评论
收藏
864B
NONE
举报
温馨提示
立即下载
开通VIP（低至0.43/天）
买1年送1年
本程序采用双计数器实现奇数分频器的设计，通过对源代码里的相关变量进行赋值，可以实现任意占空比为50%的奇数分频器。
资源推荐
资源评论
奇数分频verilog程序
浏览：61
用verilog实现奇数分频器功能，fpga开发
任意奇数分频电路（verilog 实现）
浏览：38
给出了一种奇数分频电路设计方法，采用verilog HDL描述。修改代码中参数可以进行任意奇数分频，包含了设计文档和源代码。
verilog HDL奇数分频器
浏览：154
用FPGA实现占空比为50%的方波的奇数分频，语言为verlog HDL，已仿真验证OK
任意奇数分频器 Verilog代码
浏览：158
代码直接实现5分频，修改代码中的n值可以实现相应的n分频，n为奇数。
任意的奇数分频FPGA verilog
浏览：56
只用改一个参数，即可实现任意占空比为50%的奇数分频。很方便的
verilog奇数分频器
浏览：192
内含verilog语言编写的奇数分频器，本人认为代码比较简练，容易移植
Verilog奇数偶数分频详细讲解
浏览：121
Verilog奇数偶数分频讲解 以及占空比为50%的奇数分频办法
奇数分频FPGA设计完整Verilog程序
浏览：186
奇数分频FPGA设计.利用主时钟的上升沿和下降沿分别产生6分频的时钟clk_1to3P和clk_1to3N，该时钟占空比为1/3，即高电平1个周期，电平2个周期。再利用两个时钟的高电平交叉部分刚好=1.5倍源时钟，“异或”后，得到3分频的时钟clk_out，即1.5倍的高电平和1.5倍的低电平。以及5分频的拓展通用设计
16分频器的Verilog HDL程序源代码
浏览：140
3星 · 编辑精心推荐
运用Verilog HDL语言编写16进制分频器，适当调整参数，都可实现偶数分频
Verilog HDL分频器 2分频 4分频, 8 分频,16分频
浏览：85
5星 · 资源好评率100%
Verilog HDL分频器 2分频 4分频, 8 分频,16分频。
数字分频器的VerilogHDL设计实现
浏览：9
5星 · 资源好评率100%
数字分频器的设计，包括VerilogHDL设计实现，以及仿真波形
verilog实现分频器.docx
浏览：52
5星 · 资源好评率100%
分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定...下面以Verilog HDL 语言为基础介绍奇偶分频的分频器。
VerilogHDL实现的I2C库
浏览：133
国外牛人用VerilogHDL写的I2C库，可直接使用。
计算机原理与设计：Verilog HDL版 李亚民著
浏览：46
5星 · 资源好评率100%
计算机加、减、乘、除及开方的各种算法（包括Wallace Tree快速乘法器和Newton-Raphson及Goldschmidt除法和开方算法）及其VerilogHDL实现;指令系统结构和ALU及多端口寄存器堆的 Verilog HDL 设计;单周期、多周期和...
高等学校电子信息类专业系列教材 EDA原理及Verilog HDL实现 从晶体管、门电路到Xilinx Vivado的数字系统设计
浏览：112
5星 · 资源好评率100%
高等学校电子信息类专业系列教材 EDA原理及Verilog HDL实现 从晶体管、门电路到Xilinx Vivado的数字系统设计
数字时钟的Verilog HDL实现
浏览：184
利用Verilog HDL语言，实现的数字时钟，结果简单，非常通俗易懂，容易通读，非常适合初学者下载
2选1多路选择器的VerilogHDL设计.pdf
浏览：110
2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计...
EDA·基础与Verilog HDL实现
浏览：142
EDA设计，Verilog HDL硬件语言基础
Verilog HDL利用ROM设计正弦信号发生器工程实现
浏览：91
5星 · 资源好评率100%
Verilog HDL利用ROM设计正弦信号发生器工程实现
增量式PID控制器的Verilog HDL实现
浏览：78
这是之前做设计的时候存下来的代码，通过quartus使用verilog hdl实现的基本PID控制，做的不算好，只实现了基本的PID控制，精度不敢保证。 之前本来想在网上找，但是找不到不到只能自己学着写。 应付一下课程设计和...
基于verilog的时钟分频器
浏览：101
5星 · 资源好评率100%
基于verilog的任意时钟分频器，包括ucf管脚约束文件和时钟约束文件，只需要在FPGA上输入分频系数，就可以在示波器上获得相应分频后的波形
VerilogHDL语言学习资料基础教程文档资料合集（13份）.zip
浏览：69
5星 · 资源好评率100%
VerilogHDL语言学习资料基础教程文档资料合集（13份）： VerilogHDL扫盲文.pdf verilogHDL精粹1.pdf verilog_经验(适合初学者).pdf Verilog基础知识.pdf verilog开发的官方手册.pdf Verilog的135个经典设计实例.pdf ...
Verilog HDL BCD七段译码器
浏览：118
Verilog HDL 组合逻辑电路的设计——BCD七段译码器
串口助手工具合集.zip
浏览：170
5星 · 资源好评率100%
收集整理常用的一些串口工具，比如串口波形显示，modbus协议调试，串口多条发送等各种功能软件。
OLED显示温度和时间-STM32F103C8T6（完整程序工程+原理图+相关资料）.zip
浏览：96
4星 · 用户满意度95%
OLED 屏幕显示时间，温度。时间可以校准，屏幕通过取模，可以显示汉字。
Vivado license 永久
浏览：97
4星 · 用户满意度95%
2018.3测试可用，各种IP超级齐全，测试了srio可用，Jesd等IP均显示正常，理论上所有版本应该都支持，大家下来看看。
TDMS转EXCEL官方插件
浏览：88
5星 · 资源好评率100%
TDMS转EXCEL
STM32HAL库+RS485+串口+定时器+Modbus协议（主机+从机测试）
浏览：188
5星 · 资源好评率100%
STM32+RS485+MODBUS协议主机-从机代妈 共包含3部分测试（每一部分需单独测试） 1-主机读取从机数据测试 2-主机向从机的一个寄存器中写入数据 3-本设备作为从机使用，作为从机时地址为0x02
评论
收藏
内容反馈
立即下载
开通VIP（低至0.43/天）
买1年送1年
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
wangtikui215
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
NJUPT-MathExp-SB-南京邮电大学数学实验
basic-os-嵌入式开发资源
lanproxy-ssh
Allwinner F10c200s Datasheet-用户手册资源
vehicle-speed-traffic-detection-yolo-deepsort-yolov5训练自己的数据集
fnet-base-注意力机制
YC3122-用户手册资源
贪心算法-基于python实现找零问题的贪心算法.md
贪心算法-基于python实现区间调度问题的贪心算法.md
贪心算法-基于python实现背包问题的贪心算法.md
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
