J多核处理结构
多核处理器的访存结构
通用多核处理器的片上Cache结构
存储一致性模型
多核处理器在单芯片上集成多个处理器核,也称为单片多处理器(CMP)。
片上Cache结构是指位于多核处理器芯片内部的高速缓存系统。每个处理器核通常都有自己
的L1 Cache,而L2 Cache可能是每个核私有的,也可能是多个核共享的。此外,现代多核
处理器还可能包含更大的L3 Cache,通常是所有核共享的。
存储一致性模型是指在多处理器或多核系统中,保证多个处理器看到的内存状态是一致的规
则。不同的存储一致性模型会对程序的行为产生影响。
类型:
强一致性(Strong Consistency):所有处理器看到的内存状态都是完全一致的,就
像只有一个处理器一样。
弱一致性(Weak Consistency):允许一定程度的不一致性,但需要满足一定的条
件。
顺序一致性(Sequential Consistency):每个处理器看到的内存操作顺序与其他处
理器看到的顺序是一致的。