没有合适的资源?快使用搜索试试~ 我知道了~
2选1多路选择器 双2选1多路选择器 边沿触发器 D锁存器 仿真波形
资源推荐
资源详情
资源评论
实验一 组合逻辑电路的 VHDL 设计
一. 实验目的:熟悉 QuartusⅡ 的 VHDL 文本设计流程全过程,学习简单组合
电路的设计、多层次电路设计、仿真和硬件测试。
二. 实验内容
1.用 VHDL 语言设计 2 选 1 多路选择器。
要求:首先利用 QuartusⅡ 完成 2 选 1 多路选择器的文本编辑输入和编译、
仿真测试等步骤,给出时序仿真波形。选择目标器件 EP1C3,建议选实验电路
模式 5,如附图 1 所示。用键 1(PIO0,引脚号为 1)控制 s;a 和 b 分别接
clock0( 引 脚 号 为 93) 和 clock2( 引 脚 号 为 17) ; 输 出 信 号 y 接 扬 声 器
speaker(引脚号为 129)。通过短路帽选择 clock0 接 256Hz 信号,clock2 接
8Hz 信号。引脚锁定后进行编译、下载和硬件测试实验,通过键 1 控制 s,可
使扬声器输出不同音调。
2 .将此二选一多路选择器看成是一个元件 mux21a,利用元件例化语句描
述图 2 所示电路,并将此文件放在同一目录中。
图 1 双 2 选 1 多路选择器
以下是部分参考程序:
...
COMPONENT MUX21A
PORT ( a,b,s : IN STD_LOGIC;
y : OUT STD_LOGIC);
END COMPONENT ;
...
u1 : MUX21A PORT MAP(a=>a2,b=>a3,s=>s0,y=>tmp);
u2 : MUX21A PORT MAP(a=>a1,b=>tmp,s=>s1,y=>outy);
END ARCHITECTURE BHV ;
要求:首先利用 QuartusⅡ 完成 2 选 1 多路选择器的文本编辑输入和编译、
仿真测试等步骤,给出时序仿真波形。然后进行引脚锁定以及硬件下载测试。
选择目标器件 EP1C3,建议选实验电路模式 5(附图 1),用键 1(PIO0,引
脚号为 1)控制 s0;用键 2(PIO1,引脚号为 2)控制 s1;a3、a2 和 a1 分别接
资源评论
uangfeineng53
- 粉丝: 1
- 资源: 21
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功