FPGA纯逻辑端的串口自编译代码IP：yueyin-uart-ip

FPGA纯逻辑端的串口自编译代码IP：yueyin_uart_ip yueyin_uart_ip是月隐编写的串口IP，实现串口的底层收发时序，可灵活设置奇偶校验位，数据位的位宽等参数，收发指示信号明显好用。 串口的协议为：1bit起始位，data W(8) bit 数据位，1bit停止位。 具体的串口协议时序这里不做详细介绍，若需了解请自行查找资料。