Synopsys, Inc.
SolvNet
DesignWare.com
5.40a
March 2019
PCI Express EP Controller Databook Contents
5
5.21 Clock and Reset Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .543
5.22 DBI Interface Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .552
5.23 ELBI Interface Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 557
5.24 DTI Master AXI4-Stream Slave Invalidate Request Queue RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . 561
5.25 Master Completion Asynchronous Clock Crossing FIFO RAM Signals (AXI Master #2) . . . . . . . . . . .564
5.26 Master Completion Asynchronous Clock Crossing FIFO RAM Signals (AXI) . . . . . . . . . . . . . . . . . . . .567
5.27 Master Completion Buffer RAM Signals (AXI Master #2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .570
5.28 Master Completion Buffer RAM Signals (AXI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .573
5.29 Master Non-posted Request Buffer RAM Signals (AXI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .576
5.30 Master Posted Tracker Data Buffer RAM Signals (AXI Master #2). . . . . . . . . . . . . . . . . . . . . . . . . . . . . .579
5.31 Master Posted Tracker Data Buffer RAM Signals (AXI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 582
5.32 Master Posted Tracker Header Buffer RAM Signals (AXI Master #2) . . . . . . . . . . . . . . . . . . . . . . . . . . .584
5.33 Master Posted Tracker Header Buffer RAM Signals (AXI). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .586
5.34 Master Read Queue Request Formation CDC Buffer RAM Signals (AXI Master #2). . . . . . . . . . . . . . . 588
5.35 Master Read Queue Request Formation CDC Buffer RAM Signals (AXI) . . . . . . . . . . . . . . . . . . . . . . . .591
5.36 Master Write Queue Request Formation CDC Buffer RAM Signals (AXI Master #2) . . . . . . . . . . . . . .594
5.37 Master Write Queue Request Formation CDC Buffer RAM Signals (AXI) . . . . . . . . . . . . . . . . . . . . . . . 597
5.38 Slave Completion CDC FIFO RAM Signals (AXI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .600
5.39 Slave Completion Composer Segmented Buffer RAM Signals (AXI) . . . . . . . . . . . . . . . . . . . . . . . . . . . .603
5.40 Slave Non-Posted TLP Decomposer Header/Data FIFO RAM Signals (AXI). . . . . . . . . . . . . . . . . . . . . 606
5.41 Slave Non-Posted Write Set-Aside Buffer RAM Signals (AXI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .609
5.42 Slave Posted TLP Decomposer Data FIFO RAM Signals (AXI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .612
5.43 Slave Posted TLP Decomposer Header FIFO RAM Signals (AXI). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .614
5.44 CXS Rx FIFO RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .617
5.45 CXS Tx FIFO RAM Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .620
5.46 Receive Data Queue RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .623
5.47 Receive Formation Queue RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .628
5.48 Receive Header Queue RAM Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .632
5.49 Transmit Retry Buffer RAM Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .637
5.50 Transmit Retry SOT Buffer RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .641
5.51 MSI-X PBA RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .643
5.52 MSI-X Table RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .645
5.53 DMA Context Memory RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .647
5.54 DMA Handshake Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .649
5.55 DMA Read Buffer RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .651
5.56 DMA Read Engine Completion to Memory Write LUT RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 653
5.57 DMA Read Engine Descriptors Queue RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .655
5.58 DMA Read Engine Linked List Pointer RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .657
5.59 DMA Read Engine MSI Pointers RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .659
5.60 DMA Read Engine Status Handler LUT RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .661
5.61 DMA Write Engine Completion to Memory Write LUT RAM Signals. . . . . . . . . . . . . . . . . . . . . . . . . . .663
5.62 DMA Write Engine Descriptors Queue RAM Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .665
5.63 DMA Write Engine Linked List Pointer RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .667
5.64 DMA Write Engine MSI
Pointers RAM Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .669
5.65 DMA Write Engine Status Handler LUT RAM Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .671
5.66 MSI Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 673
5.67 MSI-X Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .680
5.68 VMI Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .685
5.69 Power Budgeting Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .689
