基于FPGA和DSP的数字多道设计与实现.pdf

数字多道分析器是一种常用于核技术应用中的仪器，它能够对探测器接收到的脉冲信号进行分析处理，并根据脉冲幅度将信号分类到不同的通道中。随着数字信号处理技术的发展，传统的模拟多道分析器逐步被基于数字技术的多道系统所替代。基于FPGA和DSP的数字多道设计与实现充分利用了可编程逻辑器件和数字信号处理器的优势，以适应复杂的处理需求。 FPGA（现场可编程门阵列）是一种可以现场编程的硬件设备，具有高可靠性和可重配置的特点，适用于执行高速数字信号处理任务。在数字多道分析器中，FPGA可以用来实现对脉冲信号的实时处理，如阈值甄别和波形提取等。DSP（数字信号处理器）是一种专用的处理器，它能够高效地执行复杂的数学运算，用于对FPGA甄选后的数据进行进一步的算法处理和分析。 本文介绍的数字多道实验平台由硬件、软件和接口三部分组成。硬件部分包括高速高精度的ADC（模拟数字转换器）、FPGA和DSP，共同构成高性能的脉冲数据采集板。ADC将模拟信号转换为数字信号，FPGA负责处理数字化的信号，包括甄别有效脉冲，而DSP则用于处理FPGA传递的信号，实现能谱的获取。软件部分包括集成了算法处理的FPGA和DSP程序，以及在Windows环境下基于.NET的应用程序。接口部分提供了FPGA与DSP间的数据传递通道，例如EMIF总线以及RS232串口，它们用于实现软硬件间的交互通信。 在硬件设计中，系统采用可配置型方案，允许根据需求对系统进行灵活的配置和扩展。系统中的模拟板部分负责将前置放大器的输出信号转换为符合ADC输入要求的差分信号，并进行模数转换。数字板部分则负责处理数字化的脉冲信号，如有效脉冲的甄别和数据处理。实验平台的设计允许模拟部分和数字部分独立设计制板，有利于独立性能评测和作为单独模块供其他系统使用。 程序设计方面，FPGA主要用于实现有效脉冲的甄选和数据处理。有效脉冲甄选过程可以被视为一个状态机，通过过阈值比较的方式进行甄选，系统IDLE状态下监测ADC输出信号，当信号超过可调阈值时进入RECV状态采集数据，采集结束后进入LOCK状态直至信号低于阈值，然后返回IDLE状态等待下一次脉冲的到来。整个过程体现了数字多道的灵活性和可调性。 在数字多道系统的实现中，FPGA选用的是Actel公司的ProAsicPlus APA300型FPGA，它自带片上FLASH和RAM，可简化设计并提高保密性。DSP则选用了TI公司高性能浮点DSP TMS320C6713B型，能够对FPGA传递的信号进行进一步的算法处理并获得能谱数据。通过串口将谱数据发送至计算机进行显示和分析。 整个数字多道实验平台的设计原则包括：高性能以满足处理要求（如速度、精度）、很强的可配置性和丰富扩展性、结构清晰、成本低廉、便于使用。平台的模块和功能划分清晰，分别包括模拟板部分、数字板部分、软件部分和用户接口部分，便于实现独立性能评测和系统扩展。 通过本文介绍的数字多道系统设计，可以看出FPGA和DSP结合的数字多道系统在处理速度、脉冲通过率、数据处理灵活性等方面均具有明显优势，能够提供高性能的数字多道分析器，适用于核技术中的能谱测量等应用。