基于CPLD FLASH通用快速的FPGA配置方案.pdf

本文提出了一个通用、快速、全国产化的FPGA配置方案，此方案基于CPLD和FLASH。FPGA（现场可编程门阵列）是一种能够被用户编程的集成电路，由于其在嵌入式系统中的广泛应用，其配置速度和模块化需求也变得越来越苛刻。FPGA配置是指将用户设计的逻辑信息下载到FPGA芯片的过程，这一过程在系统启动或发生错误时尤为关键。随着FPGA配置文件的增大，配置时间在系统启动过程中所占的时间比例越来越不可忽视，而且如果FPGA设计中包含有PCIE、SDIO等从设备，配置速度更加重要。 FPGA在断电后会丢失数据，因此配置是系统设计中不可缺少的部分。本文的方案兼顾灵活性和通用性，设计可完全复用，能够实现FPGA程序的在线更新，并便于项目调试中分析和定位配置故障问题。方案的高可移植性也使得它已成功应用于多个实际项目。 方案的系统组成如图1所示，CPU与CPLD的通信一般是高速的，CPLD（复杂可编程逻辑设备）作为FPGA配置的控制器，与FLASH存储器一起，构建了整个配置的硬件环境。FLASH存储器则用于存储FPGA配置文件。方案中CPLD和FLASH的组合使得硬件电路和逻辑设计可以完全复用，能够最大程度地提高配置速度。 在此方案中，CPLD扮演着至关重要的角色。CPLD是一种高密度的可编程逻辑设备，通常用于实现接口控制、状态机、时序控制等逻辑功能，其编程的灵活性为FPGA配置提供了更多的可能性。而FLASH作为非易失性存储器，能够在断电后保留存储的数据，这使得它成为存储配置文件的理想选择。 为了解决不同项目选用不同FPGA型号所带来的配置参数不一致的问题，本方案强调了FPGA从模式配置时序的共同点。FPGA的从模式配置指的是FPGA作为从设备，由CPU或其他主控制器控制进行配置。由于从模式配置时序在不同FPGA型号间基本一致，这使得设计者能够开发出一套通用的配置方案，其高通用性允许在不同的应用中快速移植配置模块。 考虑到CPU与CPLD之间的通信需要高速度，因此在本方案中，CPLD和FLASH之间的接口通常采用高速串行接口，例如SPI（串行外设接口）。SPI-FLASH控制器就是用于实现CPLD与FLASH间通信的控制电路。通过优化SPI接口通信协议和时序控制，可以进一步提高FPGA配置的速度。 此外，方案中的灵活性还体现在能够实现FPGA程序的在线更新。在线更新功能是指在系统运行中，无需停止CPU运行即可更新FPGA内部的配置数据。这对于系统维护和升级具有重要意义，特别是在对系统可靠性和持续运行要求较高的应用中。 综合来看，本方案通过使用CPLD与FLASH组合，实现了一个在FPGA配置过程中具有通用性、快速性和灵活性的方案。这样的设计不仅满足了当前嵌入式系统对FPGA配置的要求，还能够适应未来技术发展带来的挑战。